[发明专利]显示面板及显示装置

说明书

本公开公开了一种显示面板及显示装置，该显示面板包括第2N+1行像素电路、第2N+2行像素电路以及第一布线，第2N+1行像素电路包括至少一个沿第一方向排列的第一像素电路，第一像素电路包括第一薄膜晶体管，第2N+2行像素电路包括至少一个沿第一方向排列的第二像素电路，第二像素电路包括第二薄膜晶体管，第一布线与第一薄膜晶体管的源极/漏极中的一个、第二薄膜晶体管的源极/漏极中的一个电性连接，通过相邻两行的像素电路共用同一第一布线和/第二布线，减少了像素电路所需要的输入信号线，可以减小像素电路的占用空间，缩小相邻行像素电路之间的距离，进而有利于提升像素密度。

技术领域

本公开涉及显示技术领域，具体涉及一种显示面板及显示装置。

背景技术

随着多媒体的发展，显示装置变得越来越重要。相应地，对各种类型的显示装置的要求越来越高，尤其是智能手机领域，超高频驱动显示、低功耗驱动显示、以及低频驱动显示都是现阶段和未来的发展需求方向。

但是，传统技术方案中像素电路所需要的输入信号线的数量越来越多，这些输入信号线不仅需要占用面板空间，同时也增加了相邻行像素电路之间的距离，影响了显示面板的像素密度，进而影响了显示品质。

发明内容

本公开提供一种显示面板及显示装置，以缓解像素电路需要较多的输入信号线的技术问题。

第一方面，本公开提供一种显示面板，其包括第2N+1行像素电路、第2N+2行像素电路以及第一布线，第2N+1行像素电路包括至少一个沿第一方向排列的第一像素电路，第一像素电路包括第一薄膜晶体管和第一发光器件，N为大于或者等于零的整数；第2N+2行像素电路包括至少一个沿第一方向排列的第二像素电路，第二像素电路包括第二薄膜晶体管和第二发光器件，第2N+1行像素电路、第2N+2行像素电路沿第二方向依次排列；第一布线与第一薄膜晶体管的源极/漏极中的一个、第二薄膜晶体管的源极/漏极中的一个电性连接，在第二方向上，第2N+1行像素电路的版图结构、第2N+2行像素电路的版图结构对称分布于第一布线的两侧；其中，第一薄膜晶体管的源极/漏极中的另一个与第一发光器件的阳极电性连接，第二薄膜晶体管的源极/漏极中的另一个与第二发光器件的阳极电性连接，第一薄膜晶体管的沟道类型与第二薄膜晶体管的沟道类型相同。

在其中一些实施方式中，第一布线沿第一方向延伸；其中一个第一像素电路的版图结构与对应的一个第二像素电路的版图结构对称分布于第一布线的两侧。

在其中一些实施方式中，显示面板还包括基板和第一有源层，第一有源层位于基板的一侧，第一有源层包括第一薄膜晶体管的源极/漏极中的一个、第二薄膜晶体管的源极/漏极中的一个以及第一布线；其中，在第二方向上，第一薄膜晶体管的源极、第二薄膜晶体管的源极对称分布于第一布线的两侧，且第一薄膜晶体管的漏极、第二薄膜晶体管的漏极对称分布于第一布线的两侧。

在其中一些实施方式中，第一薄膜晶体管的沟道材料与第二薄膜晶体管的沟道材料相同；且第一有源层的材料为多晶硅材料。

在其中一些实施方式中，第二像素电路还包括第三薄膜晶体管和第一驱动晶体管，第三薄膜晶体管用于初始化第一驱动晶体管的栅极电位并防止第一驱动晶体管的栅极漏电流；显示面板还包括第2N+3行像素电路和第二布线，第2N+3行像素电路包括至少一个沿第一方向排列的第三像素电路，第三像素电路包括第四薄膜晶体管和第二驱动晶体管，第四薄膜晶体管用于初始化第二驱动晶体管的栅极电位并防止第二驱动晶体管的栅极漏电流，第2N+1行像素电路、第2N+2行像素电路以及第2N+3行像素电路沿第二方向依次排列；第二布线与第三薄膜晶体管的源极/漏极中的一个、第四薄膜晶体管的源极/漏极中的一个以及第一布线电性连接，且在第二方向上，第三薄膜晶体管与第四薄膜晶体管分别位于第二布线的两侧；其中，第三薄膜晶体管的沟道类型与第四薄膜晶体管的沟道类型相同。

在其中一些实施方式中，显示面板还包括第二有源层和第二金属层，第二有源层包括第三薄膜晶体管的源极/漏极中的一个和第四薄膜晶体管的源极/漏极中的一个；第二金属层包括第二布线。