[发明专利]一种检验断电后CPLD功能是否正常的电路、方法及电子设备

说明书

本申请公开了一种检验断电后CPLD功能是否正常的电路，包括CPLD、切换输入信号的指拨开关、以及输出检验结果的调试指示灯；CPLD包括多路选择器、第一译码器和第二译码器，指拨开关与第一译码器的输入端连接，第一译码器的输出端连接多路选择器的选择控制端；多路选择器的一个输入端连接原主板功能电路，另一个输入端连接CPLD的待测功能电路，输出端与第二译码器的输入端连接，第二译码器的输出端连接调试指示灯。本电路通过指拨开关将多路选择器切换至待测功能电路，根据调试指示灯的亮灭便可检测CPLD的待测功能是否正常，提高了检测效率，缩减了研发时间。本申请还公开了一种检验断电后CPLD功能是否正常的方法及电子设备，具有以上有益效果。

技术领域

本发明实施例涉及服务器主板设计领域，具体来说涉及一种通过LED检验断电后CPLD功能是否正常的电路、方法及电子设备。

背景技术

目前的服务器设计中，通常会在服务器主板上设置CPLD来控制稳压源的供电时序。由于CPLD采用可逻辑程序化的IC，因此越来越多的主板功能采用CPLD进行控制。目前服务器主板有个功能是在服务器AC电源突然下电的情况下，系统的重要数据要及时储存到主板的非易失性存储器内，以确保服务器在重新上电后，重要资料可以从非易失性存储器内被读取，这也是服务器必备的ADR(Asynchronous DRAM Refresh)功能。

现有服务器主板的ADR架构通常如图1中所示，一般ADR功能的测试过程为：图1中的PDB_AC_IN_OK信号动作后，开始整个ADR功能的流程，并且在PDB_AC_IN_OK不正常的情况，即在整个服务器AC电源下电的瞬间，完成整个ADR功能的流程。其流程具体为：主板上先插一款非易失性存储器，开启服务器让系统进入到BIOS Setup画面；设置所有需完成ADR的设定，BIOS设定完成后，AC在重新上电一次；服务器开机进入到OS，然后直接断AC电源；服务器开机进入到UEFI下，执行相应指令，并接收回传指令，确认ADR功能是否正常。在本方法中，为测试ADR功能，需完成上述的所有步骤，测试过程繁琐复杂且耗时耗人力。

为了改进上述ADR复杂的测试流程，设计人员还采用CPLD对测试过程进行了简化，参照图1所示，简化后的测试流程为：CPLD侦测到AC_OK信号被无效，送出TRIGGER_N信号到PCH，然后PCH送出ADR_COMPLETE信号到CPLD，接下来CPLD送出ADR_COMPLETE_DLY信号到DIMM’s，DIMM’s完成数据保存的动作，系统完全下电。本方法虽然较上述方法有所简化，但本方法常会出现ADR流程尚未完成，非易失性存储器尚未完成数据保存，CPLD就已经将系统下电的问题。

发明内容

本发明实施例提供一种检验断电后CPLD功能是否正常的电路、方法及电子设备，用于提高CPLD功能检测效率，缩减研发验证时间。

为实现上述目的，本发明公开了如下技术方案：

本发明一方面提供一种检验断电后CPLD功能是否正常的电路，所述电路包括CPLD、切换输入信号的指拨开关、以及输出检验结果的调试指示灯；

所述CPLD包括多路选择器、第一译码器和第二译码器，指拨开关与第一译码器的输入端连接，第一译码器的输出端连接多路选择器的选择控制端；

多路选择器的其中一个输入端连接原主板功能电路，另一个输入端连接CPLD的待测功能电路，输出端与第二译码器的输入端连接，第二译码器的输出端连接调试指示灯。

基于上述电路，进一步的，所述多路选择器为二路选择器，指拨开关为三位指拨开关。

进一步的，所述二路选择器包括第一输入端、第二输入端、选择控制端和选择器输出端，第一输入端与原主板功能电路的输出端连接，第二输入端与待测功能电路的输出端连接，指拨开关通过第一译码器输入选择信号至选择控制端，选择器输出端通过第二译码器输出信号至调节指示灯，当指拨开关将二路选择器切换至待测功能电路时，根据调试指示灯的亮灭检测CPLD的待测功能是否正常。