[发明专利]分组密码旁路泄露信息约简系统及方法

说明书

本发明公开了一种分组密码旁路泄露信息约简系统及方法，它包括特征点筛选模块、有效区域边界分析模块、有效区域重组模块、有效区域的局部截取器、起始有效区域估计器和有效区域划分器，有效区域重组模块包括方差筛选器、二次筛选器和重组器，本发明针对分组密码旁路泄露信息的高维特性，通过综合运用特征点筛选、有效区域边界分析及重组等手段，对旁路泄露信息中的局部有效信息进行筛选、识别和标记，并通过局部截取实现旁路泄露信息的约简，以达到在保证旁路安全性分析效果的同时，最大程度地提升约简效率。

技术领域

本发明涉及密码芯片抗旁路攻击安全性分析技术领域，具体地指一种分组密码旁路泄露信息约简系统及方法。

背景技术

自从Paul Kocher首次发现密码芯片运行时泄露的执行时间信息能用于密码分析以来，密码旁路攻击理论与技术迅猛发展，对密码应用安全造成了严重威胁。

为了抵御旁路攻击的安全威胁，大量的防护方案被提出。然而，由于安全与效率之间的矛盾，以及防护方案与实际制造工艺之间的差距，在现实中无法从根源上杜绝旁路信息的泄露。例如，对基于能量分析的旁路攻击，最有效的防御方案应是从根源上切断能量消耗与敏感数据之间的关联(对于不同的数据，同一操作的能量消耗始终相同)。然而，由于缺乏成熟工艺库及设计工具支持等原因，使得其无法在现实中得到推广应用。

因此，旁路攻击的安全威胁已成为密码应用领域需要长期面对的问题。出于安全性的考虑，在密码芯片实际投入使用之前，要求对其各方面的安全性进行完整、彻底的测试和评估。在密码芯片旁路安全性测评方面，旁路泄露信息多以能量迹、电磁发射等模拟量形式存在。为了保证信号不发生畸变，并充分保存信息中的频域特性，所使用的采集设备(如：示波器等)多具有高带宽、高采样率的特点，从而使得现实中采集获得的旁路泄露信息在时间维度上具有高维的特性。例如：DPA Contest V4所提供的与AES第一轮加密操作相对应的能量迹由435002个时间点数据组成(示波器采样率为500MS/s)。面对如此高维的旁路泄露信息，对其直接进行安全性分析和评估，无论是从空间角度(所需内存容量)还是从时间角度(计算所需时间)上来看，都是不可行的。因此，必须对高维旁路泄露信息进行约简。

目前，在分组密码旁路泄露信息约简方面，多采用全局降维的思路对旁路泄露信息实施约简操作，如当前常用的主成分分析法(PCA)和线性判别分析法(LDA)等。但该类方法往往过于强调单一指标(如：类间方差、类内方差等)的作用，从而在约简过程中可能损失有价值的旁路信息；另一方面，全局降维也必然带来计算开销和内存开销等方面的劣势，从而影响约简的实际效果。因此，设计一种能够与分组密码芯片旁路安全性分析场景相适应，兼顾约简效率和效果的旁路泄露信息约简方法对于提升密码芯片旁路安全性测评效能具有十分重要的现实意义。

参考文献：KocherP.Timing attacks on implementations of Diffie-Hellman,RSA,DSS,and other systems[C].Advances in Cryptology’96,California:Springer-Verlag,1996:104-113.

Joy Persial G,Prabhu M,Shanmugalakshmi R.Side channel attack-survey.Int J Adva Sci Res Rev,2011,1(4):54-57.

Prest T,Goudarzi D,Martinelli A,et al.Unifying leakage models on a rényi day.Proceeding of Annual International Cryptology Conference.Springer,Cham,2019:683-712.

发明内容