[发明专利]一种基于CAM的内存条目计数电路及内存装置

说明书

本发明提供了一种基于CAM的内存条目计数电路，该内存条目计数电路包括CAM阵列、数据搜索状态机及驱动器、正计数器、负计数器、多对差分搜索线对、多个匹配线；CAM阵列包括N个条目行及排列在条目行上的数值运算单元、符号运算单元和多路分解器，N大于1；数据搜索状态机及驱动器生成N*N种可能的乘法模式，并广播到差分搜索线对上；在搜索模式下，通过运算单元输出激活数据和权重数据，当匹配线监视到某条目行上输出数据与乘法模式匹配时，通过正计数器或负计数器计算匹配条目的正负出现次数。本发明还提供了包括上述内存条目计数电路的内存装置。本发明通过存算一体的计算方式对匹配条目的正负出现次数进行计数，减少了内存访问功耗。

技术领域

本发明属于内存条目计数技术领域，更具体地说，是涉及一种基于CAM（ContentAddressable Memory，内容可寻址存储器）的内存条目计数电路及内存装置。

背景技术

通常用于ImageNe图像数据集的典型卷积DNN（Deep Neural Networks，深度神经网络），例如AlexNet、VGGNet、ResNet，在计算时，一层神经网络层需要数百万个MAC（multiply and accumulate operations，乘法累加操作）。传统的内存条目计数电路为了完成大量的数据计算，通常考虑增加大量的并行计算单元，以此增加计算效率。在人工智能算法中，传统的矩阵乘法运算需要大量的数据输入，包含权重数据和激活数据，这些数据在计算单元和存储单元内频繁迁移，导致大量的内存访问功耗，从而影响计算能效。

发明内容

本发明的目的在于提供一种基于CAM的内存条目计数电路及内存装置，旨在如何减少内存访问功耗，提高内存条目的计算能效的技术问题。

为解决上述技术问题，本发明提供了一种基于CAM的内存条目计数电路，所述内存条目计数电路包括CAM阵列、数据搜索状态机及驱动器、正计数器、负计数器、多对差分搜索线对，以及多个匹配线；

所述CAM阵列包括N个条目行，以及排列在所述条目行上的数值运算单元、符号运算单元和多路分解器，N为大于1的正整数；

每一匹配线对应连接到一个条目行上的所述数值运算单元和所述多路分解器，所述符号运算单元与所述多路分解器连接；

每一对所述差分搜索线对连接到一列所述数值运算单元上，且连接到所述数据搜索状态机及驱动器；

所述数据搜索状态机及驱动器用于生成N*N种可能的乘法模式，并广播到所述差分搜索线对上；在搜索操作期间，所述条目行上的所述数值运算单元、所述符号运算单元输出激活数据和权重数据，所述匹配线监视所述条目行输出激活数据和权重数据与所述乘法模式的匹配情况，若某条目行输出数据与所述乘法模式匹配，则该条目行对应的多路分解器将匹配信号输出到所述正计数器或所述负计数器，以计算匹配条目的正负出现次数。

优选地，所述CAM阵列包括至少一激活存储单元和至少一权重存储单元，每两列数值运算单元构成一激活存储单元，每两列数值运算单元和一列符号运算单元构成一权重存储单元。

优选地，在搜索模式下，只有一个激活存储单元和一个权重存储单元同时被激活。

优选地，所述激活存储单元中的所述数值运算单元用于存储和计算激活数据，所述权重存储单元中的所述数值运算单元用于存储和计算权重数据，所述符号运算单元用于存储和计算权重符号数据。

优选地，所述数值运算单元包括写字线、写命中位线、命中位线、第一反相器、第二反相器、第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和第六晶体管；

所述第一晶体管的栅极、所述第二晶体管的栅极均连接所述写字线，所述第一晶体管的漏极、所述第二晶体管的漏极均连接所述写命中位线；所述第一晶体管的源极、所述第一反相器的输入端、所述第二反相器的输出端相互连接于第一节点；所述第二晶体管的源极、所述第一反相器的输出端、所述第二反相器的输入端相互连接于第二节点；所述第二晶体管的栅极连接所述写字线，所述第二晶体管的漏极连接所述写命中位线；