[发明专利]模块验证方法、UVM验证平台、电子设备及存储介质

说明书

本申请公开了一种模块验证方法、UVM验证平台、电子设备及存储介质，上述方法包括：确定待验模块对应的transaction类，在回调函数中实例化第一接口；通过总线协议向待验模块发送输入数据，按照输入数据的地址将所有输入数据依次添加至第一接口的数组中；在monitor模块中实例化第二接口，并按照输出数据的地址将所有输出数据依次添加至第二接口的数组中；对第一接口的数组和第二接口的数组中相同地址的数据进行对比，根据对比结果输出待验模块的验证结果。本申请能够避免总线乱序传输对模块验证结果的影响，提高UVM验证平台的可靠性。本申请还公开了一种UVM验证平台、一种电子设备及一种存储介质，具有以上有益效果。

技术领域

本申请涉及计算机技术领域，特别涉及一种模块验证方法、UVM验证平台、电子设备及存储介质。

背景技术

通用验证方法学（Universal Verification Methodology，UVM）是一个以SystemVerilog类库为主体的验证平台开发框架，验证工程师可以利用其可重用组件构建具有标准化层次结构和接口的功能验证环境。

传统的UVM验证平台中的记分板是将参考模型和待验模块(Device Under Test，DUT)的结果打包通过UVM提供的tlm（事务级建模）级通信传送到记分板进行顺序的、逐一比对，如果比对结果有不一致，则表示运算错误。在实际应用中，多数总线支持乱序传输，即待验模块输出的实际待验证结果并不是和发送的数据同步的，可能会出现早发送的数据，输出结果后到情况的，如果还按照顺序逐一对比的方式对比，就可能出现错误的验证结果。

因此，如何避免总线乱序传输对模块验证结果的影响，提高UVM验证平台的可靠性是本领域技术人员目前需要解决的技术问题。

发明内容

本申请的目的是提供一种模块验证方法、一种UVM验证平台、一种电子设备及一种存储介质，能够避免总线乱序传输对模块验证结果的影响，提高UVM验证平台的可靠性。

为解决上述技术问题，本申请提供一种模块验证方法，应用于UVM验证平台，该模块验证方法包括：

确定待验模块对应的transaction类，并在所述transaction类的回调函数中实例化第一接口；

通过总线协议向所述待验模块发送输入数据，并按照所述输入数据的地址将所有所述输入数据依次添加至所述第一接口的数组中；

在所述UVM验证平台的monitor模块中实例化第二接口，并按照输出数据的地址将所有所述输出数据依次添加至所述第二接口的数组中；其中，所述输出数据为所述待验模块对所述输入数据的处理结果；

对所述第一接口的数组和所述第二接口的数组中相同地址的数据进行对比，并根据对比结果输出所述待验模块的验证结果。

可选的，在确定待验模块对应的transaction类之前，还包括：

声明预设类型的接口；其中，所述预设类型的接口中包括logic类型的数组；

相应的，所述第一接口和所述第二接口均为所述预设类型的接口。

可选的，对所述第一接口的数组和所述第二接口的数组中相同地址的数据进行对比，包括：

将所述第一接口的数组中的输入数据和所述第二接口的数组中的输出数据发送至所述UVM验证平台的计分板；

利用所述计分板对相同地址的输入数据和输出数据进行对比。

可选的，按照所述输入数据的地址将所有所述输入数据依次添加至所述第一接口的数组中，包括：

使用寄信的方式按照所述输入数据的地址将所有所述输入数据依次添加至所述第一接口的数组中；