[发明专利]一种Linux系统下FPGA数据低延时接收方法

说明书

本发明公开了一种Linux系统下FPGA数据低延时接收方法，包括以下步骤：S1、Linux系统下的CPU软件在内存中初始化环形数据缓冲区，并初始化DMA接收通道；S2、CPU软件启动FPGA侧的DMA控制器使能接收；S3、当有外部数据包到达时，FPGA接收该数据包的数据，并利用基于ARM AXI总线的DMA通道将该数据包传输到所述环形数据缓冲区；S4、在该数据包的数据接收完成后，FPGA向DMA控制器发送数据完成信号，DMA控制器向CPU软件发起DMA完成中断；CPU软件响应该中断后对所述环形数据缓冲区的数据进行处理；S5、当有新数据包到达时，重复执行S3‑S4。本发明能够降低数据接收流程延迟，避免因延迟导致FPGA侧功能异常，减少FPGA存储逻辑资源消耗，降低CPU暂用率，从而提高系统数据传输效率。

技术领域

本发明涉及Linux系统中ARM CPU与FPGA逻辑外设间接口技术领域，更具体的说是涉及一种Linux系统下FPGA数据低延时接收方法。

背景技术

当前嵌入式系统中Linux+ARM的系统模型使用十分广泛，整体系统中常常通过FPGA为ARM CPU扩展特定功能外设，CPU与FPGA之间的数据接口通信效率会对系统性能产生显著影响。在基于ARM AXI高速总线的接口上，外设接收数据存在突发性，CPU需及时高效的接收外设数据，以免对系统总体延时产生不良影响。如图2所示，常见的完整接收处理流程一般为：(1)CPU软件初始化DMA接收通道；(2)当有新数据到达，外设产生接收数据中断；(3)CPU响应接收数据中断，并初始化接收数据的内存缓冲区，检测DMA通道状态，若为空闲态则启动DMA控制器，标记DMA通道为忙状态；(4)DMA控制器开始将数据从FPGA缓冲搬移到内存缓冲区，搬移完成后通过DMA完成中断通知CPU处理内存缓冲区数；(5)CPU响应DMA完成中断，标记DMA通道为空闲状态；(6)当有新数据到达时重复上述第(2)、(3)、(4)、(5)步流程。

然而，Linux操作系统本质并非实时操作系统，导致ARM CPU对中断的响应存在一定的延时，有时能达到数毫秒(某些代码可能存在较长的关中断时间)，而数据搬移操作往往放在中断处理的底半步，其延时有时能达到数十毫秒，导致上述流程中第三、第四步处理被延后，引入的延时可能使FPGA侧的缓冲被外部数据充满溢出，导致数据丢失，甚至逻辑异常。通常情况下会考虑在FPGA侧增大缓冲空间，但对于一些高速接口来说对缓冲的要求可能很大，而FPGA有限的存储逻辑资源不一定能很好的满足需求。

因此，如何提供一种能降低数据接收流程延时的Linux系统下FPGA数据低延时接收方法是本领域技术人员亟需解决的问题。

发明内容

有鉴于此，本发明提供了一种Linux系统下FPGA数据低延时接收方法，能够降低数据接收流程延迟，避免因延迟导致FPGA侧功能异常，减少FPGA存储逻辑资源消耗，降低CPU暂用率，从而提高系统数据传输效率。

为了实现上述目的，本发明采用如下技术方案：

一种Linux系统下FPGA数据低延时接收方法，包括以下步骤：

S1、Linux系统下的CPU软件在内存中初始化环形数据缓冲区，并初始化DMA接收通道；

S2、CPU软件启动FPGA侧的DMA控制器使能接收；

S3、当有外部数据包到达时，FPGA接收该数据包的数据，并利用基于ARM AXI总线的DMA通道将该数据包传输到所述环形数据缓冲区；

S4、在该数据包的数据接收完成后，FPGA向DMA控制器发送数据完成信号，DMA控制器向CPU软件发起DMA完成中断；CPU软件响应该中断后对所述环形数据缓冲区的数据进行处理；

S5、当有新数据包到达时，重复执行S3-S4。

优选的，在上述一种Linux系统下FPGA数据低延时接收方法中，S1中，所述环形数据缓冲区的初始化阶段包括以下步骤：