[发明专利]一种基于多DAC的宽带高精度任意波形合成方法

权利要求书

1.一种基于多DAC的宽带高精度任意波形合成方法，其特征在于，包括以下步骤：

(1)、参数设定；

设定DAC个数为2^Q，DAC的垂直分辨率n_DAC；设定采样率提升倍数a和垂直分辨率提升位数b，a≤2^Q，b≤Q，且a·2^b＝2^Q；

(2)、根据采样率提升倍数和垂直分辨率提升位数对DAC进行分组；

将DAC依次均分为a组，每组2^b个；其中，每组的2^b个DAC用于提升b位垂直分辨率，a组用于提升a倍的系统采样率；

(3)、计算待合成波形数据的二进制分辨率；

根据DAC的垂直分辨率n_DAC和垂直分辨率提升位数b，上位机计算的待合成波形数据的二进制分辨率为n_DAC+b位；

(4)、上位机通过PCIe总线接口将二进制分辨率为n_DAC+b的待合成波形数据和对应的控制命令发送给FPGA；

其中，控制命令包括：用户设置的存储器地址、待合成的波形数据长度、DAC的采样时钟频率f_s、采样率提升倍数a和垂直分辨率提升位数b；

(5)、设置采样时钟频率及相位；

FPGA驱动时钟管理芯片产生时钟频率为f_s的a路时钟,记为sample_clk₀,sample_clk₁,…,sample_clk_i,…,sample_clk_a-1，并将这a路时钟作为a组DAC的采样时钟；其中，每一路采样时钟的初始输出相位为：

(6)、将a路采样时钟分别进行c倍分频，得到a路数据时钟记为，data_clk₀,data_clk₁,…,data_clk_i,…,data_clk_a-1；

(7)、FPGA驱动存储器读写控制模块先执行写操作，再执行读操作；

写操作的具体过程为：存储器读写控制模块接收待合成的波形数据，根据用户设置的存储器地址将接收的波形数据通过存储器接口控制器写入波形存储器；

读操作的具体过程为：存储器读写控制模块根据用户设置的存储器地址和波形数据长度将对应的波形数据从波形存储器中读出，每个时钟读出并行的a·c组波形数据，其中，第w个时钟读出数据记为x₀(w),x₁(w),…,x_i(w),…,x_ac-1(w)；

(8)、通过数据分解器分别对并行的a·c路波形数据进行降低分辨率处理，从而将a·c路波形数据分解为2^b个二进制分辨率为n_DAC的数据；

(9)、通过数据分配器将a·c·2^b路波形数据分配为a·2^b组c路并行的数据，分别用于a·2^b片DAC进行数据合成；其中，第l₁·2^b+l₂组数据用于DAC组中第l₁组第l₂个DAC进行数据合成；其中，l₁表示当前数据对应DAC的所在的组序，l₂表示当前数据对应DAC在组内的序号，l₃表示每组数据中第l₃-1个数据；

(10)、将步骤S8中分配a·2^b组数据分别存入a·2^b个FIFO中；

(11)、利用数据时钟data_clk₀,data_clk₁,…,data_clk_i,…,data_clk_a-1从a·2^b个FIFO中顺序读出数据，其中，第l₁·2^b+l₂个FIFO使用的数据时钟为读出的数据为：

(12)、将步骤S10中FIFO输出的a·2^b组数据分别进行并串转换，从而将并行的c路数据串行化输出到a·2^b个DAC；

(13)、DAC在采样时钟的驱动下将串行输出的数字信号进行数模转换，使其转换为模拟信号；其中，第l₁·2^b+l₂个DAC使用的数据时钟为

(14)、利用合路器将所有DAC输出的模拟信号相加，再通过低通滤波器滤除模拟信号中的镜像频率分量，得到用户所需的合成波形；

所述步骤(8)中，a·c路波形数据进行降低分辨率处理的具体方法为：

(8.1)、将并行的a·c路波形数据x₀(w),x₁(w),…,x_i(w),…,x_ac-1(w)分别进行右移n位操作，得到DAC的基础分配编码值k₀(w),k₁(w),…,k_i(w),…,k_ac-1(w)，且每个基础分配编码值满足：

(8.2)、计算数据均匀分配后的余值：r₀(w),r₁(w),…,r_i(w),…,r_ac-1(w)，其中，r_i(w)＝x_i(w)-2ⁿ·k_i(w)，且每个余值满足：0≤r_i(w)≤2ⁿ-1；

(8.3)、根据基础分配编码值和余值分别将a·c路波形数据分解为2^b个二进制分辨率为n_DAC的数据：

其中，x_ij(w)表示在第w个时钟下第i路第j个分解数据。