[发明专利]一种基于FPGA的LED屏支付码显示装置

权利要求书

1.一种基于FPGA的LED屏支付码显示装置，其特征在于，该装置包括：MCU模块、FPGA模块、LED点阵屏模块；

其中，所述MCU模块用于配置所述LED点阵屏模块的LED接口、扫描模式、屏亮度、刷新频率参数，通过SPI接口以自定义协议方式传输给FPGA模块，将待显示图形按照显示需求整理好帧画面数据传输给所述FPGA模块；所述FPGA模块接收完每帧图形后，根据配置的所述LED点阵屏模块的LED接口、扫描模式、屏亮度、刷新频率参数，对每帧图形按照要求进行快速周期输出点屏信号，驱动所述LED点阵屏模块显示待显示图形；

所述LED点阵屏模块的LED接口包括：HUB75接口、HUB08接口。

2.如权利要求1所述的装置，其特征在于，所述MCU模块包括： MCU控制模块、行组帧模块、发送模块；

其中，所述MCU控制模块用于配置所述LED点阵屏模块的LED接口、扫描模式、屏亮度、刷新频率参数，通过SPI接口以自定义协议方式，传输给FPGA模块；

所述行组帧模块用于把待显示图形的每一行数据整理好，输出给所述发送模块；

所述发送模块用于所述行组帧模块输出的整理好的数据，按帧引脚控制信号，向所述FPGA模块发送帧画面数据。

3.如权利要求2所述的装置，其特征在于，所述待显示图形包括：二维码、文字。

4.如权利要求1所述的装置，其特征在于，FPGA模块包括：通讯处理逻辑模块、缓存逻辑模块、扫屏处理逻辑模块；

其中，所述通讯处理逻辑模块用于SPI接口以自定义协议方式，获取所述MCU模块输出的所述LED点阵屏模块的LED接口、扫描模式、屏亮度、刷新频率参数，进行配置；

所述缓存逻辑模块用于使用乒乓buffer（缓冲区）机制，负责帧画面数据无分裂更新；

所述扫屏处理逻辑模块用于负责把缓存区的每个帧画面数据按照配置要求和接口时序，周期性快速输出给所述LED点阵屏模块，输出时序按照接口配置命令指示的单屏HUB75接口32/16扫，HUB08接口扫进行切换；支持LED屏亮度PWM占空比可配置；支持扫屏帧率可配置。

5.如权利要求4所述的装置，其特征在于，所述缓存逻辑模块包括2个RAM资源块。

6.如权利要求5所述的装置，其特征在于，所述缓存逻辑模块包括2个缓冲存储区SRAM_0和SRAM_1；当缓冲存储区SRAM_0缓存完1个帧画面数据后，输出给所述扫屏处理逻辑模块，从而驱动所述LED点阵屏模块显示，同时输入缓存切到缓冲存储区SRAM_1作为下一帧的数据缓存，当SRAM_1缓存完1个帧画面数据后，替换缓冲存储区SRAM_0的数据给所述扫屏处理逻辑模块，从而驱动所述LED点阵屏模块显示，最终实现Ping、Pang操作。