[发明专利]一种大规模无线信道系数产生的加速方法

说明书

本发明公开了一种大规模无线信道系数产生的加速方法，包括：根据3GPP TS 38.901标准，选择信道模型，并输入信道规模参数；根据确定的信道模型以及信道规模参数，利用中央处理器生成参数；计算初始化并且根据中央处理器生成的参数的规模，为该参数分别分配主机内存和设备内存；将中央处理器生成的参数从中央处理器复制到图形处理器；调用核函数进行加速计算，得到信道系数H[U×S×N×D]；将得到的信道系数从图形处理器复制回中央处理器。本发明与传统的无线信道系数生成方法相比，尤其是第五代移动通信中大规模多输入多输出信道，随着信道规模的增大，本发明可实现数十倍到数百倍的加速效果，具有很高的工程价值。

技术领域

本发明涉及无线信道系数生成的技术领域，特别是涉及一种大规模无线信道系数产生的加速方法。

背景技术

作为移动通信系统的核心，无线信道对于整个通信系统的性能起着举足轻重的作用。因此，必须对无线信道的特性进行深入研究。

基于计算机的信道仿真与模拟可以准确高效地模拟各种信道环境，用于系统与终端的性能验证与测试。随着Massive MIMO技术的提出，以及信道模型的日益精细化，需要产生的信道系数规模呈爆发式增长，传统的基于中央处理器的信道系数生成方法所要耗费的时间过长，已经不能满足现在的5G大规模多输入多输出信道模拟的需求。

移动通信标准化组织3GPP定义的TS 38.901协议是用于第五代移动通信的信道模型与测试标准，适用于频率范围从0.5GHz到100GHz的移动通信场景。其中，按照基站和移动台的相对位置、周围环境散射体的复杂程度的不同，以及是否存在直达径(LOS，Line ofSight)把所有的通信场景抽象为10种。另外，针对简化建模的需求，还规定了5种簇延时线(CDL，Clustered Delay Line)信道模型。

信道系数的生成需要大量的并行计算。与中央处理器相比，图形处理器的主频一般都比较慢，但用于计算的算术逻辑单元数目比中央处理器多得多，所以图形处理器适合大规模并行计算。

统一计算设备架构(CUDA，Compute Unified Device Architecture)由显卡厂商英伟达(NVIDIA)在2007年推出，是一种广泛应用的基于图形处理器的并行计算架构。开发人员无需学习新的编程语言和语法，只需了解一些并行计算的知识，对线程进行合理调度，就可以极大提升算法的性能。

发明内容

有鉴于此，本发明的目的在于提供一种大规模无线信道系数产生的加速方法，用于解决背景技术中提及的技术问题，本发明可实现数十倍到数百倍的加速效果，具有很高的工程价值，并且随着多输入多输出信道规模的越大，计算时间有1到2个数量级的优势，加速效果越明显。

为了实现上述目的，本发明采用如下技术方案：

一种大规模无线信道系数产生的加速方法，包括如下步骤：

步骤S1、根据3GPP TS 38.901标准，选择信道模型，并输入信道规模参数；

步骤S2、根据步骤S1中确定的信道模型以及信道规模参数，利用中央处理器生成参数；

步骤S3、计算初始化并且根据步骤S2中央处理器生成的参数的规模，为该参数分别分配主机内存和设备内存；

步骤S4、将步骤S2中央处理器生成的参数从中央处理器复制到图形处理器；

步骤S5、调用核函数进行加速计算，得到信道系数H[U×S×N×D]；

步骤S6、将步骤S5中得到的信道系数从图形处理器复制回中央处理器。

进一步的，所述信道规模参数包括接收天线数量U，发射天线数量S以及采样点数D，其中，所述接收天线数量U，发射天线数量S以及采样点数D均为正整数，并且采样点数D为1024的整数倍。