[发明专利]用于常数乘法的集成电路、操作其的方法和包括其的装置

说明书

提供了一种用于常数乘法的集成电路、操作其的方法和包括其的装置。用于生成输入与常数的积的集成电路包括：查找表存储器，被配置为存储与所述常数的倍数对应的种子；处理电路，被配置为生成与从输入提取的多个部分分别对应的多个地址，被配置为基于所述多个地址从查找表存储器接收多个种子，并且被配置为基于所述多个种子生成多个部分积。处理电路被配置为对所述多个部分积进行求和。存储在查找表存储器中的所述多个种子的数量小于所述多个部分乘积的可能值的数量。

本申请基于并要求于2020年12月2日在韩国知识产权局提交的第10-2020-0166966号韩国专利申请的优先权，该韩国专利申请的公开通过引用全部包含于此。

技术领域

发明构思涉及乘法，并且更具体地，涉及用于常数乘法的集成电路、操作其的方法和包括其的装置。

背景技术

在用于处理数字信号的装置中，用于计算被乘数与乘数的积的乘法可以频繁地发生。例如，许多乘积累加(MAC)运算可以发生在被设计为执行机器学习模型的装置中。为了更准确的结果，以低成本和高速度处理乘法的具有增大的大小(例如，位数)的输入(例如，被乘数和/或乘数)可能是重要的。

发明内容

发明构思涉及乘法，并且更具体地，涉及同时具有高性能和效率的用于常数乘法的集成电路以及包括该集成电路的装置。

根据发明构思的一些示例实施例，提供了一种用于生成输入与常数的积的集成电路，所述集成电路包括：查找表存储器，被配置为存储与所述常数的倍数对应的种子；处理电路，被配置为生成与从输入提取的多个部分分别对应的多个地址，被配置为基于所述多个地址从查找表存储器接收多个种子，并且被配置为基于所述多个种子生成多个部分积。处理电路被配置为对所述多个部分积进行求和。存储在查找表存储器中的所述多个种子的数量小于所述多个部分积的可能值的数量。

根据发明构思的一些示例实施例，提供了一种装置，所述装置包括：多个单元，被配置为并行地生成输入与权重的积，权重包括在特征图中。所述多个单元中的每个包括：查找表存储器，被配置为存储与权重的倍数对应的种子；处理电路，被配置为生成与从输入提取的部分对应的地址，并且基于与地址对应的种子生成部分积；以及处理电路被配置为对多个部分积进行求和。存储在查找表存储器中的种子的数量小于部分积的可能值的数量。

根据发明构思的一些示例实施例，提供了一种生成输入与常数的积的方法，所述方法包括：从输入提取多个部分；生成与所述多个部分分别对应的多个地址；从存储与所述常数的倍数对应的种子的查找表存储器获得多个种子，所述获得的步骤基于所述多个地址；基于所述多个种子生成多个部分积；以及对所述多个部分积进行求和。存储在查找表存储器中的种子的数量小于所述多个部分积的可能值的数量。

附图说明

根据以下结合附图的具体实施方式，将更清楚地理解发明构思的一些示例实施例，在附图中：

图1是示出根据一些示例实施例的集成电路的框图；

图2是示出根据一些示例实施例的集成电路的示例的框图；

图3是示出根据一些示例实施例的集成电路的框图，并且图4是示出根据一些示例实施例的包括由图3的集成电路生成的部分积的表的图；

图5是示出根据一些示例实施例的集成电路的框图，并且图6是示出根据一些示例实施例的包括由图5的集成电路生成的部分积的表的图；

图7是示出根据一些示例实施例的集成电路的框图，并且图8是示出根据一些示例实施例的图7的集成电路的操作的示例的图；

图9是示出根据一些示例实施例的集成电路的框图；

图10是示出根据一些示例实施例的用于常数乘法的方法的流程图；

图11是示出根据一些示例实施例的用于常数乘法的方法的流程图；