[发明专利]一种基于两步式的高精度低功耗SAR ADC

说明书

本发明属于模拟集成电路设计领域，具体涉及一种基于两步式的高精度低功耗SAR ADC。本发明在速度方面，低精度的辅助SAR ADC所需电容面积较小，所需建立时间更短，可以达到较快的转换速度，且主ADC高位无需建立，直接加载辅助ADC的码值，有效的提高了整体ADC的工作速度，从而提高了采样率。在功耗方面，由于辅助ADC提前于主ADC进行量化，不仅减少了主ADC的电容切换次数；同时把主ADC的比较器电源电压从Vsubgt;H/subgt;降低为Vsubgt;L/subgt;；此外，主ADC采用Vsubgt;cm/subgt;‑based结构，本应使用2supgt;N/supgt;个单位电容降低为2supgt;M+1/supgt;个单位电容的数量级，这些优势大大降低了整体的功耗。使得本发明ADC架构的优值高于其他高精度SAR ADC。

技术领域

本发明属于模拟集成电路设计领域，具体涉及一种基于两步式的高精度低功耗SAR ADC。

背景技术

模数转换器(ADC)是模拟信号与数字信号沟通的桥梁，使得外界连续的模拟信号转化为计算机可存储并处理的数字信号。是当今数字化世界中不可或缺的一部分。其长期以来被广泛应用于通信、医疗、仪器仪表、图像和音频等领域。随着CMOS工艺尺寸的不断缩小以及通讯信息领域的快速发展，ADC的主要发展方向为追求更高的精度、更快的速度和更低功耗等方面。

然而ADC的速度和精度这两个重要性能指标是相互制约的，需要在设计时折衷考虑。为了适应不同的应用环境，已研究出多种不同性能特点的ADC结构，其类型主要有快闪型(Flash)ADC、流水线(Pipeline)ADC、过采样(Σ-Δ)ADC、逐次逼近(SAR)ADC。其中FlashADC的速度是最快的，但其比较器个数随着分辨率的增加呈指数增长，因此受限于功耗和面积，能达到的分辨率不高；PipelineADC的分辨率高、转换速度快、但是其结构复杂，面积和功耗较大，同时受制于一些非理想因素，影响其性能；Σ-ΔADC可以实现很高的分辨率，但却牺牲了转换速度，一般应用于MHz及以下的信号。

SAR ADC中模拟电路所占的比重非常小，数字电路占较大比例，易于实现，目前很多ADC都采用SAR ADC作为主体部分，混合其他种类ADC实现高速或者高精度的功能。在SARADC中，数模转换器(DAC)是一个重要组成部分，DAC大致有三种类型：电压定标型、电流定标型和电荷定标型(CDAC)。由于MOS工艺中，电容的匹配性较电阻好，再加上CDAC的静态功耗很小，所以电荷定标型的DAC是目前SAR ADC中应用最多的一类DAC，它是利用电容阵列上的电荷存储输入信息，再对该电荷进行逐次重分配完成二进制搜索算法。CDAC不需要额外的S/H电路，因为它本身可以作为一个采样保持电路对输入信号进行采样和保持，并且在相同匹配精度的条件下面积更小。因此，电荷重分布型DAC现已广泛应用于SAR ADC的设计中。然而，实现N位精度的DAC阵列所需的电容为2^N，电容面积随精度提高呈指数增长。由于普通二进制的电荷重分配型DAC在高精度SAR ADC中会使总电容过大，所以逐渐发展出了分裂式电容阵列，通过把整个DAC划分为主位与次位来减小所需的电容，如果要各电容仍然满足二进制关系，桥接电容需要设置为分数值，但是分数值电容无法与单位电容形成匹配，误差较大，同时线性度降低。

可见，传统的SAR ADC中，高精度会使DAC中的电容数指数型增加，同时会带来很大的功耗。如何使得传统SAR ADC实现高精度的同时，降低DAC中使用的电容数，并降低功耗成为其发展应用急需解决的问题。

发明内容

针对上述存在问题或不足，为了解决传统SAR ADC不能兼顾高精度、同时降低DAC的电容数、并降低功耗的问题，本发明提供了一种基于两步式的高精度低功耗SAR ADC(基于两步式的预测追踪SAR ADC)，这是一种高精度，低功耗的模数转换器架构。