[发明专利]一种高速电平转换器

说明书

一种高速电平转换器，其特征在于：闩锁单元，与串联单元、第一锁存单元和第二锁存单元分别连接，实现由低到高的电平转换；串联单元，基于第一锁存单元和第二锁存单元的输出，控制闩锁单元中的第一支路和第二支路的开启或关断状态；第一锁存单元，用于基于闩锁单元第一支路的电压状态实现锁存输出，并基于第一锁存输出控制串联单元中第一支路的开启或关断；第二锁存单元，用于基于闩锁单元第二支路的电压状态实现锁存输出，并基于第二锁存输出控制串联单元中第二支路的开启或关断；输出单元，与第二锁存单元连接，用于基于第二锁存单元的输出实现电平转换输出。本发明中的电路结构简单，成本低，电平转换速度快，效果好。

技术领域

本发明涉及集成电路领域，更具体地，涉及一种高速电平转换器。

背景技术

目前，电平转换器被广泛地应用于各类集成电路中，用于为各类不同的电路模块提供合适的工作电压。现有技术中常用的电平转换器如图1所示，其主要的工作原理是，通过向对称的闩锁结构中两个镜像的NMOS管的栅极端输入相互反向的低电源电压信号，从而翻转闩锁结构中两个PMOS管的工作状态，从而使得闩锁结构中两个工作电平为高电源电压的PMOS管转换开启或关断状态。随后，经过一个反相器后电路可以输出与低电源电压信号相应的高电源电压信号。

然而，现有技术中这种常用的电平转换器仍然存在诸多问题。首先，当电压信号的翻转速度较快时，该电平转换器在通过NMOS管的状态切换控制PMOS管的开启或关闭时，会产生一定的延迟，这导致该电平转换器的转换速度受限，因而无法对输入电平的翻转频率较大的信号进行准确的电平转换。为了保证对高频信号的精确的电平转换，选用的电平转换器中的PMOS管和NMOS管的尺寸都需要足够大，这就导致了芯片的制造面积难以缩小，电平转换的功率损耗也相对来说较大。

其次，现有技术中的这种电平转换器，在进行电平转换的过程中，NMOS管Mn1和PMOS管Mp2形成的支路，或者NMOS管Mn2和PMOS管Mp1之间形成的支路总有一个会处于导通状态，并形成贯通电流，从而在工作过程中造成较大的功率损耗，并消耗了大量的来自电源的电能，不止会大量生热，影响其他温度敏感电路的性能，还会对芯片的安全性造成一定的威胁。

最后，当这类电平转换器中两个NMOS管的输入端未监测到输入电压时，两个NMOS管将均处于截止状态，随着高电源电压V_hi的接通，闩锁结构的两个PMOS管输入端电位不定，会造成该电路的输出端振荡。这导致与其输出端相连接的后续电路无法维持安全正常的工作状态。

针对上述问题，亟需一种新的高速电平转换器。

发明内容

为解决现有技术中存在的不足，本发明的目的在于，提供一种高速电平转换器，通过在现有技术中常用的电平转换器中增加串联单元和PMOS管尺寸较小的第一、第二锁存单元，从而实现了电平的高速转换。

本发明采用如下的技术方案。一种高速电平转换器，其中，转换器包括闩锁单元、串联单元、第一锁存单元、第二锁存单元和输出单元；闩锁单元，与串联单元、第一锁存单元和第二锁存单元分别连接，用于实现由低到高的电平转换；串联单元，与闩锁单元、第一锁存单元和第二锁存单元分别连接，用于分别基于第一锁存单元和第二锁存单元的输出，控制闩锁单元中的第一支路和第二支路的开启或关断状态；第一锁存单元，与闩锁单元和串联单元连接，用于基于闩锁单元第一支路的电压状态实现锁存输出，并基于第一锁存输出控制串联单元中第一支路的开启或关断；第二锁存单元，与闩锁单元、串联单元和输出单元连接，用于基于闩锁单元第二支路的电压状态实现锁存输出，并基于第二锁存输出控制串联单元中第二支路的开启或关断；输出单元，与第二锁存单元连接，用于基于第二锁存单元的输出实现电平转换输出。

优选地，第一锁存单元、第二锁存单元中PMOS管的尺寸小于闩锁单元中PMOS管的尺寸。