[发明专利]栅极驱动电路及显示面板

说明书

本申请提供了一种栅极驱动电路及显示面板，该栅极驱动电路的上拉模块和下拉模块通过P型薄膜晶体管输出恒压高电位到第二节点、第三节点和第n级栅极驱动信号，以及通过N型薄膜晶体管输出恒压低电位到第二节点、第三节点和第n级栅极驱动信号，从而提高栅极驱动电路与关键节点连接的薄膜晶体管输出信号的稳定性，且由于采用P型薄膜晶体管和N型薄膜晶体管串联构成的CMOS结构，第一薄膜晶体管和第二薄膜晶体管互相切换输出高低信号，第四薄膜晶体管和第五薄膜晶体管互相切换输出高低信号，使得栅极驱动电路中无常高节点，因此栅极驱动电路中的薄膜晶体管不会由于长期受到电应力而发生阈值电压漂移，从而提高了栅极驱动电路的稳定性。

技术领域

本申请实施例涉及显示技术领域，尤其涉及一种栅极驱动电路及显示面板。

背景技术

GOA(Gate Driver On Array)技术是将显示面板的栅极驱动电路集成在玻璃基板上的一种栅极驱动技术，由于GOA技术能较少外接IC的绑定(bonding)工序，能降低产品成本，且更适合制作窄边框或无边框的显示产品。

GOA电路由多个薄膜晶体管组成，一方面，薄膜晶体管按照电学特性分为N型薄膜晶体管和P型薄膜晶体管，根据N型薄膜晶体管的导通特性为：Vgs＞Vth，P型薄膜晶体管的导通特性为Vgs＜Vth，其中，Vgs为薄膜晶体管的栅源极电位差，Vth为薄膜晶体管的阈值电压，可知N型薄膜晶体管输出恒压低电位的能力更强，而P型薄膜晶体管输出恒压高电位的能力更强；另一方面，如果N型薄膜晶体管的栅极长期保持高电位，或P型薄膜晶体管的栅极长期保持低电位，则薄膜晶体管容易因为长期受到电应力而出现阈值电压漂移的现象。基于以上两个方面，如果GOA电路的与关键节点连接的薄膜晶体管使用单一的N型薄膜晶体管或单一的P型薄膜晶体管，都会导致一定的弊端，使得GOA电路不够稳定。

因此，目前亟需提出一种新的栅极驱动电路，能提高与关键节点连接的薄膜晶体管的稳定性，从而提高栅极驱动电路的稳定性。

发明内容

为了解决目前的栅极驱动电路由于与关键节点连接的薄膜晶体管使用单一的N型薄膜晶体管或单一的P型薄膜晶体管不够稳定的问题，本申请实施例提供一种栅极驱动电路及显示面板。

第一方面，本申请实施例提供一种栅极驱动电路，包括级联的多个栅极驱动单元，至少一个所述栅极驱动单元包括：

输出线；

输出模块，包括第一薄膜晶体管、第二薄膜晶体管和第三薄膜晶体管，所述第一薄膜晶体管的栅极和所述第二薄膜晶体管的栅极连接第一线，所述第一薄膜晶体管的源极连接第二线，所述第二薄膜晶体管的源极连接第三线，所述第一薄膜晶体管的漏极、所述第二薄膜晶体管的漏极和所述第三薄膜晶体管的栅极互相连接，所述第三薄膜晶体管的源极连接所述第二线或所述第三线，所述第三薄膜晶体管的漏极连接所述输出端；

其中，所述第一薄膜晶体管打开时的所述第二线上的电位大于所述第二薄膜晶体管打开时的所述第三线上的电位，且所述第一薄膜晶体管为P型薄膜晶体管，所述第二薄膜晶体管为N型薄膜晶体管。

在一些实施例中，所述第三薄膜晶体管的源极连接所述第二线，所述第三薄膜晶体管为P型薄膜晶体管。

在一些实施例中，所述第三薄膜晶体管的源极连接所述第三线，所述第三薄膜晶体管为N型薄膜晶体管。

第二方面，本申请实施例还提供一种栅极驱动电路，包括级联的多个栅极驱动单元，每一级所述栅极驱动单元包括：上拉模块和下拉模块；