[发明专利]一种用于雷达系统的数据传输装置

权利要求书

1.一种用于雷达系统的数据传输装置，其特征在于，包括：PCS发射模块、PCS接收模块、Serdes接口模块和模拟Serdes模块，其中，

所述PCS发射模块用于在发射链路接收雷达系统预处理后的32bit数据，将所述32bit数据处理为16bit的并行数据发送到模拟Serdes模块；

所述模拟Serdes模块在发射链路用于对所述16bit的并行数据进行串行化处理，后通过四对串行差分端口输出，通过光纤传输到后端的数字波束合成模块；在接收链路，所述模拟Serdes模块通过四对串行差分端口接收来自光纤的波形数据，并进行解串化处理得到16bit的并行数据并通过CDR技术恢复接收时钟，将所述16bit的并行数据发送到PCS接收模块；

所述PCS接收模块在接收链路接收所述16bit并行数据并对其进行解析得到带有同步头信息的66bit有效数据块；

所述Serdes接口模块接收雷达系统通过SPI接口发送的控制字信息，并对其进行地址数据解析后得到模拟Serdes模块的配置参数和上电初始化参数，并将其存储在寄存器中，按照模拟Serdes模块要求的接口时序完成对其的初始化操作和工作参数配置，使得模拟Serdes模块处于ready状态。

2.根据权利要求1所述的装置，其特征在于，所述PCS发射模块包括：64/66B编码模块、扰码模块和第一Gearbox模块，其中，

所述64/66B编码模块用于对雷达系统预处理后的32bit数据进行编码，每两个32bit数据组成一个64bit数据，并在数据头部添加2bit同步头，编码为66bit的数据；

所述扰码模块用于对编码后的66bit的数据进行随机化处理；

所述第一Gearbox模块用于对随机化处理后的数据进行66/16bit的位宽转换和跨时钟域处理，并将得到的16bit的并行数据发送到模拟Serdes模块。

3.根据权利要求2所述的装置，其特征在于，所述PCS接收模块包括：第二Gearbox模块、块同步模块、解扰模块和64/66B解码模块，其中，

所述第二Gearbox模块，用于接收来自所述模拟Serdes模块的16bit的并行数据，并对其进行16/66bit的位宽转换和跨时钟域处理，得到66bit数据；

所述块同步模块，用于对所述66bit数据进行滑窗处理比较同步头进行对齐，找出同步头的位置；

所述解扰模块是扰码模块的逆过程，用于对对齐后的数据进行解扰处理，当数据未对齐时，解扰模块不工作；

所述64/66B解码模块用于从解扰后的数据中通过同步头解出所需要的原始有效数据。

4.根据权利要求2所述的装置，其特征在于，所述扰码模块通过伪随机序列对编码后的66bit的数据进行扰乱处理。

5.根据权利要求1所述的装置，其特征在于，所述模拟Serdes模块包括：物理媒介适配层PMA和原始物理编码子层Raw PCS，其中，

所述PMA为模拟电路，包含4个独立的收发通道和1个支持模块；

所述Raw PCS为数字电路，用于在所述装置上电时完成对所述PMA各部分的校准算法，对PMA的自适应模式和策略进行控制，联合测试工作组标准接口JTAG控制，同时实现控制寄存器CR并行接口和JTAG间的寄存器仲裁，通过2选1完成对RAW PCS和PMA的寄存器读写操作。

6.根据权利要求5所述的装置，其特征在于，所述收发通道用于完成对数据的串行化/解串化处理，并对每个通道进行幅度、速率控制、均衡调制、终端调谐和接收端时钟恢复；

所述支持模块为4个收发通道所共用，提供TX/RX的终端校准、偏置电压和MPLL发射时钟产生。