[发明专利]报文乱序重排方法及单板

说明书

本申请提供了报文乱序重排方法及单板，其中，方法包括，应用于第一单板，其特征在于，接收第二单板发送的报文；对所述报文进行分片和存储，记录报文分片的首地址和存储分片个数；判断所述报文是否需要进行排序，若需要进行排序，则将所述报文分片取出排序，并拼包成报文外发。本申请实施例通过判断报文是否需要排序，对需要排序的报文进行排序发送，避免报文乱序的问题。

技术领域

本申请涉及通讯设备技术领域，尤其涉及报文乱序重排方法及单板。

背景技术

单板与交换网进行上行或下行报文处理，每个单板包括n块网板和FPGA，FPGA连接内网穿透代理服务器(简称NPS)。作为举例，网板可以是4块(网板0～网板3)通过四根HIG链路连接FPGA。这里需要说明的是，NPS将报文数据通过FPGA发送到交换网称为上行报文处理。反过来，交换网报文数据通过FPGA发送到NPS称为下行报文处理。在上述方案中，由于不同的网板时钟存在的误差，以及连接的HIG链路的不同，会导致下行报文顺序不同，造成报文乱序。

发明内容

为了克服相关技术中存在的问题，本申请提供了报文乱序重排方法。

根据本申请实施例提供了报文乱序重排的方法，应用于第一单板，接收第二单板发送的报文；对报文进行分片和存储，记录报文分片的首地址和存储分片个数；判断报文是否需要进行排序，若需要进行排序，则将报文分片取出排序，并拼包成报文外发。

优选的，接收第二单板通过多条HIG链路连接所发送的报文并进行合并，并映射到多路信号通道，将报文分片并存储至共享存储器中。

进一步地，判断报文是否需要进行排序，包括判断报文的报文序列号SN是否在SN～SN+M的范围内；

若在范围内，则将存储的报文分片取出排序，然后拼包成报文外发；

若小于SN，则直接发送该报文；

其中M表示报文最大延迟时间T微秒*1000/单板时钟的倒数得到，单板为源板或目的板。

优选的，将报文进行分片和存储，记录报文的首地址和存储分片个数，包括：

将共享存储器中的RAM划分成S个小存储单元；

将报文分片并按地址存储在RAM中，通过地址链表记录每个报文分片的相连地址信息；

通过共享存储器的第二FIFO存放未使用的RAM地址和被取出后释放的RAM地址。

优选的，报文从一块或多块第二单板发出，根据接收到的第二单板编码判断报文来源。

优选的，拼包成报文并外发中的报文至少包括报文起始标签、报文序列号SN、报文的首地址和存储分片个数。

优选的，第二单板的报文进入多路信号通道，接收的报文信息以报文序列号SN为地址存入RAM中，用valid标志位表明该地址有效；当检测到接收报文携带的报文起始标签，启动调度状态机；

从报文携带的报文起始标签对应的报文序列号SN开始自累加搜寻，搜寻到有效报文后，判断是否为超时报文，若为超时报文，则调出该报文；若不是超时报文，则判断是否为顺序报文，若为顺序报文，则调出该报文，若不是顺序报文，不做任何操作；

当有报文调出后，判断该报文是否为最后一个报文，若为最后一个报文，则停止搜索，若不是最后一个报文，则从调度出的报文序列号SN开始下一次搜索。

优选的，第一单板通过多条HIG链路向第二单板发送报文，每个HIG链路对应一个第一FIFO存储器，在报文经第一FIFO存储器，对应链路的第一FIFO存储器计数加1，通过HIG链路向第二单板完成一次报文发送，对应链路的第一FIFO存储器计数器减1，最终得到第一FIFO存储器的计数值，设置第一FIFO存储器的计数阈值；