[发明专利]用于仿真逻辑系统设计的方法、电子设备及存储介质

说明书

本公开提供一种用于仿真逻辑系统设计的方法、电子设备及存储介质。该方法包括：获取检测模块的描述，所述检测模块的描述包括触发条件；基于所述检测模块的描述生成所述检测模块的网表文件，其中，所述网表文件包括与所述触发条件对应的第一部分，所述第一部分包括与所述触发条件对应的多个查找表；基于所述第一部分生成配置文件；以及根据所述配置文件在仿真器的控制单元中配置所述多个查找表，以根据所述多个查找表确定所述触发条件是否满足。

技术领域

本说明书一个或多个实施例涉及计算机软件技术领域，尤其涉及一种用于逻辑系统设计的方法、电子设备及存储介质。

背景技术

仿真器（Emulator）可以仿真并且调试逻辑系统设计。逻辑系统设计可以是，例如，用于供专门应用的集成电路（Application Specific Integrated Circuit，简称ASIC）或者片上系统芯片（System-On-Chip，简称SOC）的设计。因此，在仿真器中被测试的逻辑系统设计又可以称为被测试设计（Design Under Test，简称DUT）。仿真器可以通过一个或多个可配置组件（例如，现场可编程逻辑门阵列（Field Programmable Gate Array ，简称FPGA））来仿真该DUT，包括执行该DUT的各种操作，从而在制造之前就测试并验证DUT的功能。

在验证过程中，需要执行触发条件并在触发条件满足时进行信号检测。然而，为实现触发条件的判定，通常需要将触发条件编译生成对应电路结构网表并载入仿真器中，这样的方式无法对特定条件进行灵活调整；或者需要将触发条件转换为控制指令由控制单元执行判定计算，对于较为复杂的触发条件可能会过多占用仿真器资源而对仿真器的性能造成影响。

发明内容

有鉴于此，本公开提出了一种用于仿真逻辑系统设计的方法、电子设备及存储介质。

本公开的第一方面，提供了一种用于仿真逻辑系统设计的方法。所述方法包括：获取检测模块的描述，所述检测模块的描述包括触发条件；基于所述检测模块的描述生成所述检测模块的网表文件，其中，所述网表文件包括与所述触发条件对应的第一部分，所述第一部分包括与所述触发条件对应的多个查找表；基于所述第一部分生成配置文件；以及根据所述配置文件在仿真器的控制单元中配置所述多个查找表，以根据所述多个查找表确定所述触发条件是否满足。

本公开的第二方面，提供了一种用于仿真逻辑系统设计的电子设备，所述电子设备包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现第一方面所述的方法。

本公开的第三方面，提供了一种非暂态计算机可读存储介质，所述非暂态计算机可读存储介质存储电子设备的一组指令，该组指令用于使所述电子设备执行第一方面所述的方法。

附图说明

为了更清楚地说明本公开或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1A示出了根据本公开实施例的一种电子设备的结构示意图。

图1B示出了根据本公开实施例的示例性编译器的示意图。

图2示出了根据本公开实施例的示例性仿真工具的示意图。

图3A示出了根据本公开实施例的检测模块的示例性描述的示意图。

图3B示出了根据本公开实施例的多个查找表连接结构的示意图。

图4示出了根据本公开实施例的一种用于仿真逻辑系统设计的示例性方法的流程示意图。

具体实施方式

为使本公开的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本公开进一步详细说明。