[发明专利]用于处理任务的方法、处理器、设备和可读存储介质

权利要求书

1.一种用于由异构多核处理器处理计算任务的方法，所述异构多核处理器包括通用处理核和专用加速核，所述方法包括：

针对预定类型的计算任务，将所述计算任务中的多个指令块分配给所述通用处理核和所述专用加速核；

所述专用加速核中的控制单元将与其耦合的预定的协处理单元的指令完成指示通过信号通路传送给所述通用处理核的至少一个处理单元，所述信号通路被配置为将所述至少一个通用处理单元耦合到所述控制单元；以及

如果确定接收到所述指令完成指示，所述通用处理核通过数据通路获取所述专用加速核中的第一片内缓存中的数据以用于完成所述计算任务，所述数据通路被配置为将所述通用处理核耦合到所述第一片内缓存。

2.根据权利要求1所述的方法，其中将所述多个指令块分配给所述通用处理核和所述专用加速核包括：

基于核标识，将所述多个指令块分配给所述通用处理核和所述专用加速核。

3.根据权利要求1所述的方法，其中将指令完成指示传送给所述通用处理核包括：

将所述指令完成指示由所述通用处理核内的汇总分发组件进行复制以发送到所述至少一个通用处理单元。

4.根据权利要求1所述的方法，其中获取所述数据包括：

将针对所述数据的访问地址发送到所述通用处理核内的路由结构组件；

所述路由结构组件基于所述访问地址来确定对所述通用处理核内的第二片内缓存或所述第一片内缓存的访问；以及

如果确定访问所述第一片内缓存，从所述第一缓存内的所述访问地址获取所述数据。

5.根据权利要求1所述的方法，还包括：

响应于所述至少一个通用处理单元完成指令块操作，向所述汇总分发组件发送指令完成指示；以及

由所述汇总分发组件对所述指令完成指示进行汇总以发送给预定的协处理单元。

6.一种异构多核处理器，包括：

专用加速核，包括第一片内缓存和耦合到所述第一片内缓存的控制单元；

通用处理核，包括路由结构组件和耦合到所述路由结构组件的至少一个通用处理单元；

数据通路，被配置为将所述路由结构组件耦合到所述第一片内缓存以使得所述至少一个通用处理单元能够访问所述第一片内缓存；

信号通路，被配置为将所述至少一个通用处理单元耦合到所述控制单元以用于传输与所述访问有关的指令完成指示。

7.根据权利要求6所述的处理器，所述通用处理核还包括：

汇总分发组件，被配置为将从所述至少一个通用处理单元接收的指令完成指示进行汇总以发送到所述控制单元，或者将接收到的来自预定协处理单元的指令完成指示分发到所述至少一个通用处理单元。

8.根据权利要求6所述的处理器，所述通用处理核还包括：第二片内缓存，被耦合到所述路由结构组件，所述路由结构组件被配置为基于接收到的地址信息来访问所述第一片内缓存或所述第二片内缓存。

9.根据权利要求6所述的处理器，所述专用加速核还包括:

至少一个协处理单元；以及

至少一个直接存储器访问单元。

10.根据权利要求6所述的处理器，还包括：

调度器，所述调度器被配置为：

获取要处理的计算任务；

如果确定所述计算任务的类型为预定类型，确定包括可用的专用加速核和可用的通用处理核的核组；

将所述核组中的核的工作模式配置为预定模式；

将所述计算任务的多个指令块分配给所述可用的专用加速核和所述可用的通用处理核以用于处理所述计算任务。

11.根据权利要求10所述的处理器，其中所述可用的通用处理核被配置为：

等待来自所述专用加速核中的预定协处理单元的指令完成信号；

响应于接收到所述预定协处理单元的指令完成信号，执行分配给所述通用处理核的指令块。