[发明专利]时域交织SAR ADC失调校准装置及方法

说明书

本发明公开了一种时域交织SARADC失调校准装置及方法，本发明通过多路选择器来适当减少比较器的数量，让比较器在不同通道之间的转换阶段中来换回切换，以达到比较器全时段充分利用，同时通道间不同比较器的失调会由于循环调用而被平均化，等效于所有通道具有同样的失调值，相同的失调值并不会影响ADC整体的动态性能，从而缓解比较器失调对于高速ADC性能的影响。本发明比较器复用所需要用到的切换开关可以作为预放大器的共源共栅管，提高其增益，减小比较器的等效输入噪声，相对来说硬件开销小，甚至由于比较器数量的减少，总的硬件开销会有所下降，具有很好的普适性。

技术领域

本发明涉及混合信号电路技术领域，尤其涉及一种基于比较器复用的时域交织SAR ADC失调校准装置及方法。

背景技术

在混合信号电路领域，模数转换器(ADC)作为连接模拟世界与数字领域的桥梁，是目前大多数完整电路系统中必不可少的一个重要模块，而比较器则几乎应用于所有种类的ADC中，ADC的精度和速度很大程度上受到了比较器相关性能的制约。SAR ADC由于低功耗小面积等优势，使其具有很宽的应用范围，比如传感器和各类便携式设备中。但由于其转换过程较长，在高速应用中，SAR ADC一般需要结合时域交织技术来提高工作速率。

应用时域交织技术的逐次逼近型模数转换器(TI-SAR ADC)占据了很大一部分的高速ADC市场，是一种基于分时复用的多通道SAR ADC结构。SAR ADC是一种基于二进制检索的数据转换器，使用单比较器进行多次比较，并根据比较结果，对用于采样的电容型数模转换器(CDAC)进行反馈置位，最终全部的比较结果即为输入模拟量对应的数字结果。以10bitSAR ADC为例，基本架构见图1，每一次比较结果对应一个1bit二进制数，通过SAR逻辑控制DAC置位，调整下一次比较阈值，由于CDAC阵列的二进制编排方式，阈值调整也是二进制变化的，得到10次比较结果是从高位到低位的二进制码，对应于输入的模拟信号。时域交织技术是通过多路选择器，使用不同相位的时钟控制，将不同时间点的输入信号按顺序接入每个SAR ADC的采样电路，每个通道的ADC相互交织，完成转换，实现转换速率的倍增，传统的时域交织型SAR ADC结构图见图2。

在整个SAR ADC的转换过程中，比较器会被多次使用，得到的所有结果均需要由比较器产生，所以比较器是决定ADC精度和速度和主要模块之一。比较器对于ADC精度的影响主要是来自于元件失配引起的失调。通常情况下ADC的传输曲线是台阶状的线性关系，固定的失调会引起单通道SAR ADC传输曲线的整体偏移，不过对动态传输特性影响不大，虽然会减小ADC的输入范围，但是由于失调值本身很小，所以输入范围减小量还在多数ADC产品的可接受范围内，如图3(a)中输入斜坡信号对应的ADC输出曲线整体上移，偏移量在每个输出节点都等于失调值，最大输出值对应的输入信号值减小。但是对于TI-SAR ADC或者多步SARADC来说，多个通道之间会存在着失调的不匹配，由于每个通道的比较器失调不均等，每个ADC调用的也只是各自的比较器，所以传输曲线会出现周期性的不均等失调，引入谐波失真，影响ADC的动态性能，其传输曲线示意图见图3(b)，除了输入范围的影响外，每个输出节点出现的偏移量不同，导致传输曲线出现非线性，影响到ADC的整体动态性能，所以TI-SARADC的中的比较器失调校准和匹配技术十分关键。