[发明专利]基于VPX架构的低时延采集运算系统

说明书

本发明公开了基于VPX架构的低时延采集运算系统，包括主控计算机、以太网交换器和采集运算设备，所述采集运算设备通过以太网交换器与主控计算机之间实现高速数据传输功能，所述采集运算设备包括机箱和多个功能模块，多个所述功能模块分别为VPX背板、电源模块、FPGA处理模块、数据存储模块、数据采集模块和I/O接口模块，所述电源模块、FPGA处理模块、数据存储模块、数据采集模块和I/O接口模块均安装在VPX背板上。本发明通过采用高速串行总线SRIO完成系统内部的数据交互，提高了数据传输速度，降低了系统模块间的数据传输延时，有效地提高了系统的数据处理能力，设置有两个FPGA处理模块，提高了数据交互和处理能力，极大地提高了系统计算效率。

技术领域

本发明涉及VPX总线领域，具体涉及基于VPX架构的低时延采集运算系统。

背景技术

采集运算系统主要应用于雷达信号侦测接收、宽带通信数字接收机、电子对抗、高性能数字仪表、电力、航天测控等需要多路高速信号处理的场合。VPX总线采用高速串行总线技术替代了VME总线的并行总线技术。VPX总线引入了目前最新串行总线技术，例如：RapidIO、PCI-Express和万兆以太网等，支持更高的背板带宽。VPX核心交换可以提供32对差分对，每对差分对理论上可以提供10Gbps的数据交换能力，一个VPX模块理论上最高可以提供8GByte/s的数据交换能力。VPX总线还采用交换式结构替代VME的主控式结构。交换式结构使得系统整体性能不在受主控板的限制，提高了系统的整体性能。同时，在交换式结构下，处理器可以在任意的时间发送数据，而不需要等待总线后才发起传输，特别适合多处理器系统。

目前，现有的采集运算系统在进行系统内部的数据互交时，模块监的数据传输延时高，降低了数据传输速度。

因此，发明基于VPX架构的低时延采集运算系统来解决上述问题很有必要。

发明内容

本发明的目的是提供基于VPX架构的低时延采集运算系统，通过以VPX架构作为系统支撑，具有高实时性、高可靠性的特点，采用高速串行总线SRIO完成系统内部的数据交互，大大提高了数据传输速度，降低了系统模块间的数据传输延时，有效地提高了系统的数据处理能力，设置有两个FPGA处理模块，大大提高了数据交互和处理能力，极大地提高了系统计算效率，有效提高了系统计算精度，以解决技术中的上述不足之处。

为了实现上述目的，本发明提供如下技术方案：基于VPX架构的低时延采集运算系统，包括主控计算机、以太网交换器和采集运算设备，所述采集运算设备通过以太网交换器与主控计算机之间实现高速数据传输功能，所述采集运算设备包括机箱和多个功能模块，多个所述功能模块均安装在机箱内，多个所述功能模块分别为VPX背板、电源模块、FPGA处理模块、数据存储模块、数据采集模块和I/O接口模块，所述电源模块、FPGA处理模块、数据存储模块、数据采集模块和I/O接口模块均安装在VPX背板上；

所述FPGA处理模块的数量设置有两个，用于对采集的数据进行分析处理，所述FPGA处理模块通过SRIO总线与I/O接口模块连接；

所述数据存储模块负责将实时传输过来的数字信号存储起来，便于后期处理分析使用；

所述数据采集模块负责实现模拟信号到数字信号的转换，所述数据采集模块通过SRIO总线与FPGA处理模块连接；

所述I/O接口模块负责信号产生，将数字信号转换为模拟信号，负责整个设备和外部的接口功能；

所述VPX背板为系统各个模块提供互连，包括将电源模块产生的电源输送到各个功能模块，为各个功能模块提供高速数据传输、时钟、同步和控制信号；

所述电源模块包括模拟电源和数字电源。

优选的，所述数据采集模块包括A/D芯片，所述A/D芯片的数量设置有两个，两个所述A/D芯片与FPGA处理模块连接，两个所述A/D芯片均采用超高速A/D芯片，所述模拟电源的输出端与A/D芯片之间电性连接。