[发明专利]数据加解密组件、相关装置和方法

说明书

本公开提供了一种数据加解密组件、相关装置和方法。该数据加解密组件包括：密钥流生成单元，用于基于物理地址产生密钥流，其中，所述密钥流生成单元包括多级顺序连接的流水执行单元，其中，第一级流水执行单元基于物理地址、和与第一级流水执行单元相应的级密钥，产生到下一级流水执行单元的输出；之后的流水执行单元基于前一级流水执行单元的输出、和与该流水执行单元相应的级密钥，产生到下一级流水执行单元的输出，最后一级流水执行单元输出产生的密钥流；加解密单元，用于利用所述密钥流，对待加密明文数据加密或对待解密密文数据解密。本公开实施例在初始等待时间之外，未增加额外的并口外部存储器与计算装置之间的加解密时延。

技术领域

本公开涉及芯片领域，具体而言，涉及一种数据加解密组件、相关装置和方法。

背景技术

为提高存储空间、降低产品成本，越来越多的片上系统(System-on-a-chip，SoC)使用外部存储器来存储程序代码等数据。为了实现数据的安全性，需要对存储在外部存储器的数据进行加密。从内部存储器将目标数据写入外部存储器前需要利用加密密钥对明文数据进行加密。从外部存储器将目标数据读取到内部存储器前需要利用解密密钥对密文数据进行解密。外部存储器可以是串口外部存储器，也可以是并口外部存储器。并口外部存储器比串口外部存储器在加解密时延和数据吞吐率方面的要求更严格。如何在并口外部存储器的读写方面不增加额外加解密时延，并且保证分组数据吞吐率，成为一个难题。

发明内容

有鉴于此，本公开的一个目的是减少对并口外部存储器的读写的额外加解密时延，并保证分组数据吞吐率。

根据本公开的一方面，提供了一种数据加解密组件，用于对写入外部存储器的数据进行加解密操作，包括：

密钥流生成单元，用于基于物理地址产生密钥流，其中，所述物理地址是目标数据存储在所述外部存储器的地址，所述密钥流生成单元包括多级顺序连接的流水执行单元，其中，第一级流水执行单元基于所述物理地址、和与第一级流水执行单元相应的级密钥，产生到下一级流水执行单元的输出；之后的流水执行单元基于前一级流水执行单元的输出、和与该流水执行单元相应的级密钥，产生到下一级流水执行单元的输出，最后一级流水执行单元输出产生的密钥流，所述多级流水执行单元按顺序各占用一个时钟周期执行；

加解密单元，用于利用所述密钥流，对待加密明文数据加密或对待解密密文数据解密。

可选地，所述密钥流生成单元包括：

多个流水执行单元序列，每个所述流水执行单元序列由所述多级顺序连接的流水执行单元中的一个或多个组成；

并口转换部件，用于将所述物理地址分成多个物理地址片段，每个物理地址片段对应于所述流水执行单元序列中的一个，

其中，在各个所述流水执行单元序列中，

第一级流水执行单元具有接收相应物理地址片段的第一输入端、接收与第一级流水执行单元相应的级密钥的第二输入端、和产生到下一级流水执行单元的输出的输出端；

之后的流水执行单元具有接收前一级流水执行单元的输出的第一输入端、接收与该流水执行单元相应的级密钥的第二输入端、和产生到下一级流水执行单元的输出的输出端，

最后一级流水执行单元的输出端输出该流水执行单元序列产生的密钥流片段，各个流水执行单元序列产生的密钥流片段级联后得到产生的密钥流。

可选地，所述流水执行单元序列中的每个流水执行单元还具有接收为该流水执行单元分配的随机数的第三输入端，所述流水执行单元根据所述第一输入端、第二输入端、第三输入端的输入产生所述输出端的输出。

可选地，所述并口转换部件具有选通信号接收端，用于接收选通信号，所述选通信号包括多个选通位，所述多个选通位中的每一个用于指示所述多个流水执行单元序列中相应流水执行单元序列的工作状态，