[发明专利]一种IO自适应集成控制电路及控制方法有效
申请号: | 202110739967.1 | 申请日: | 2021-07-01 |
公开(公告)号: | CN113189882B | 公开(公告)日: | 2021-09-21 |
发明(设计)人: | 沈晔;苏建华;彭程程 | 申请(专利权)人: | 深圳合芯谷微电子有限公司 |
主分类号: | G05B13/04 | 分类号: | G05B13/04 |
代理公司: | 深圳市科冠知识产权代理有限公司 44355 | 代理人: | 王久明 |
地址: | 518000 广东省深圳市坪山区坪山*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 io 自适应 集成 控制电路 控制 方法 | ||
1.一种IO自适应集成控制电路,其特征在于,包括:第一信号输入输出控制模块、第一信号使能控制模块、第二信号输入输出控制模块及第二信号使能控制模块;所述第一信号输入输出控制模块分别与所述第一信号使能控制模块及所述第二信号使能控制模块电连接;所述第一信号使能控制模块分别与所述第二信号输入输出控制模块及所述第二信号使能控制模块电连接;所述第二信号输入输出控制模块与所述第二信号使能控制模块电连接;所述第一信号使能控制模块包括第一寄存器单元、第二寄存器单元及第一与门单元;所述第一寄存器单元的第一端与所述第一信号输入输出控制模块电连接,所述第一寄存器单元的第二端与所述第二寄存器单元的第一端电连接,所述第一寄存器单元的第三端分别与控制器的使能端、所述第二信号使能控制模块及所述第一与门单元的第一端电连接,所述第一寄存器单元的第四端与所述第一与门单元的第二端及所述控制器的复位端电连接,所述第二寄存器单元的第二端分别与所述控制器的时钟端及所述第二信号使能控制模块电连接,所述第二寄存器单元的第三端与所述第一与门单元的第三端电连接,所述第二寄存器单元的第四端分别与所述第二信号使能控制模块及所述第二信号输入输出控制模块电连接,所述第一与门单元的第四端分别与所述第一信号输入输出控制模块及所述第二信号使能控制模块电连接。
2.根据权利要求1所述的一种IO自适应集成控制电路,其特征在于,所述第一信号输入输出控制模块包括第一输入缓冲单元及第一输出控制缓冲单元;所述第一输入缓冲单元的第一端与所述第一输出控制缓冲单元的第一端电连接,用作第一信号输入输出端;所述第一输入缓冲单元的第二端与所述第一信号使能控制模块电连接;所述第一输出控制缓冲单元的第二端分别与所述第一信号使能控制模块及所述第二信号使能控制模块电连接;所述第一输出控制缓冲单元的第三端用作第一数据输出端。
3.根据权利要求1所述的一种IO自适应集成控制电路,其特征在于,所述第二信号输入输出控制模块包括第二输入缓冲单元及第二输出控制缓冲单元;所述第二输入缓冲单元的第一端及所述第二输出控制缓冲单元的第一端电连接,用作第二信号输入输出端;所述第二输入缓冲单元的第二端与所述第二信号使能控制模块电连接;所述第二输出控制缓冲单元的第二端分别与所述第一信号使能控制模块及所述第二信号使能控制模块电连接;所述第二输出控制缓冲单元的第三端用作第二数据输出端。
4.根据权利要求3所述的一种IO自适应集成控制电路,其特征在于,所述第二信号使能控制模块包括:第三寄存器单元、第四寄存器单元及第二与门单元;所述第三寄存器单元的第一端与所述第二信号输入输出控制模块电连接,所述第三寄存器单元的第二端与所述第四寄存器单元的第一端电连接,所述第三寄存器单元的第三端分别与所述控制器的使能端、所述第一信号使能控制模块及所述第二与门单元的第一端电连接,所述第三寄存器单元的第四端与所述第二与门单元的第二端及所述控制器的复位端电连接,所述第四寄存器单元的第二端分别与所述控制器的时钟端及所述第一信号使能控制模块电连接,所述第四寄存器单元的第三端与所述第二与门单元的第三端电连接,所述第四寄存器单元的第四端分别与所述第一信号使能控制模块及所述第一信号输入输出控制模块电连接,所述第二与门单元的第四端分别与所述第二信号输入输出控制模块及所述第一信号使能控制模块电连接。
5.一种控制方法,其特征在于,应用于权利要求1-4任一项所述的一种IO自适应集成控制电路,所述控制方法包括:
控制所述第一信号输入输出控制模块及所述第二信号输入输出控制模块的输出使能关闭,等待外部信号输入;
若第一通讯数据从所述第一信号输入输出控制模块输入;
控制所述第一信号使能控制模块实现逻辑控制,使得所述第一通讯数据从所述第二信号输入输出控制模块输出;
所述第一通讯数据接收完毕后,控制所述第一信号输入输出控制模块及所述第二信号输入输出控制模块的输出使能关闭,等待外部信号再次输入;
若第二通讯数据从所述第二信号输入输出控制模块输入;
控制所述第二信号使能控制模块实现逻辑控制,使得所述第二通讯数据从所述第一信号输入输出控制模块输出;
所述第二通讯数据接收完毕后,控制所述第一信号输入输出控制模块及所述第二信号输入输出控制模块的输出使能关闭,等待外部信号再次输入。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳合芯谷微电子有限公司,未经深圳合芯谷微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110739967.1/1.html,转载请声明来源钻瓜专利网。