[发明专利]栅极驱动电路及显示面板

权利要求书

1.一种栅极驱动电路，其特征在于，所述栅极驱动电路包括多个级联的栅极驱动单元，每级所述栅极驱动单元输出相应的扫描信号，其中，所述栅极驱动单元包括：

第一布线；

第二布线；

第三布线；

第四布线；

第五布线；

第六布线；

下拉控制模块，所述下拉控制模块的输入端与所述第一布线电性连接，所述下拉控制模块的控制端与所述第二布线和所述第三布线电性连接，所述下拉控制模块的输出端与第一节点电性连接；

下拉模块，所述下拉模块的控制端与所述第一节点电性连接，所述下拉模块的输入端与所述第四布线电性连接，所述下拉模块的输出端与第二节点电性连接以输出对应的扫描信号；

上拉控制模块，所述上拉控制模块的第一输入端与所述第三布线、所述上拉控制模块的第一控制端电性连接，所述上拉控制模块的第二输入端与所述第四布线电性连接，所述上拉控制模块的第二控制端与所述第一节点电性连接，所述上拉控制模块的输出端与第三节点电性连接；

第一上拉稳压模块，所述第一上拉稳压模块的第一输入端与所述第二布线电性连接，所述第一上拉稳压模块的第二输入端与所述第三布线电性连接，所述第一上拉稳压模块的第一控制端与所述第一节点电性连接，所述第一上拉稳压模块的第二控制端与所述第三节点电性连接，所述第一上拉稳压模块的第三控制端与所述第三布线电性连接，所述第一上拉稳压模块的输出端与第四节点电性连接，用于稳定所述第四节点的电位；

上拉模块，所述上拉模块的输入端与所述第二布线电性连接，所述上拉模块的控制端与所述第四节点电性连接，所述上拉模块的输出端与所述第二节点电性连接；

第二上拉稳压模块，所述第二上拉稳压模块的一端与所述第二布线电性连接，所述第二上拉稳压模块的另一端与所述第四节点电性连接；以及

下拉稳压模块，所述下拉稳压模块的第一输入端与所述第五布线电性连接，所述下拉稳压模块的第二输入端与所述第六布线电性连接，所述下拉稳压模块的第一控制端与所述第一节点电性连接，所述下拉稳压模块的第二控制端与所述第三节点电性连接，所述下拉稳压模块的输出端与所述第一节点电性连接。

2.根据权利要求1所述的栅极驱动电路，其特征在于，所述下拉控制模块包括：

第一晶体管，所述第一晶体管的源极/漏极中的一个与所述第一布线电性连接，所述第一晶体管的栅极与所述第二布线电性连接；和

第二晶体管，所述第二晶体管的源极/漏极中的一个与所述第一晶体管的源极/漏极中的另一个电性连接，所述第二晶体管的栅极与所述第三布线电性连接，所述第二晶体管的源极/漏极中的另一个与所述第一节点直接电性连接。

3.根据权利要求1所述的栅极驱动电路，其特征在于，所述上拉控制模块包括：

第四晶体管，所述第四晶体管的源极/漏极中的一个与所述第三布线电性连接，所述第四晶体管的栅极与所述第一节点直接电性连接，所述第四晶体管的源极/漏极中的另一个与所述第三节点电性连接；和

第五晶体管，所述第五晶体管的源极/漏极中的一个与所述第四布线电性连接，所述第五晶体管的栅极与所述第三布线电性连接，所述第五晶体管的源极/漏极中的另一个与所述第三节点电性连接。

4.根据权利要求3所述的栅极驱动电路，其特征在于，所述第四晶体管、所述第五晶体管均为P沟道型薄膜晶体管。

5.根据权利要求1-3任一项所述的栅极驱动电路，其特征在于，所述下拉模块包括：

第三晶体管，所述第三晶体管的栅极与所述第一节点电性连接，所述第三晶体管的源极/漏极中的一个与所述第四布线电性连接，所述第三晶体管的源极/漏极中的另一个与所述第二节点电性连接。