[发明专利]一个低耗低延迟的交流幅值检测电路

权利要求书

1.一种低耗低延迟的交流幅值检测电路，其特征在于，可以满足交变电压的实时峰值检测；所述幅值检测电路包括：两个电压-电流转换电路(11，12)、两个电流平方电路(21，22)、两个补偿电路(31，32)、电流倍增电路(4)、电流-电压转换电路(5)、比较器A1、比较器A2；

所述幅值检测器的两路正交输入信号Vsin和Vcos分别经过电压-电流转换器后产生等比例的电流信号Isin和Icos；电流信号Isin经过电流平方电路(21)后产生平方电流信号Io1_s、电流信号Icos经过电流平方电路(22)产生平方电流信号Io2_s，两路平方电流信号相加得到电流信号Io_s；同时输入信号Vsin、Vcos和共模电位Vcm进行比较产生比较电位Vs_sel和Vc_sel，决定补偿电路的比例系数，得到相应的补偿电流Icomp1和Icomp2；Io_s经过电流倍增电路(4)后与两路补偿电流Icomp1和Icomp2相加得到输出电流Io，最后电流信号Io经过电流-电压转换电路(5)产生输出电压Vo；

结合电压-电流转换电路(1)和电流倍增电路(4)，可以将电路能够处理的输入的正余弦电流信号范围和增益提高。

2.如权利要求1所述的一种低耗低延迟的交流幅值检测电路，其特征在于电流平方电路包括缓冲器BUF，4个PMOS管MP1～MP4，6个NMOS管MN1～MN6，4个开关管S1～S4和电容C1；其中，

所述电容C1的上极板与电源电压VDD相接，下极板接缓冲器BUF的输入端，并经过第二开关S2和第三开关管S3连接至第二NMOS管MN2漏极，所述缓冲级BUF的输出端输出比较电位V1；

所述第一NMOS管MN1和第二NMOS管MN2栅极相连构成电流镜结构，其源极共同连接至GND，第一NMOS管MN1的栅极和自身漏极相连作为电流镜的输入端连接内部偏置电流I1；

所述第一PMOS管MP1和第三PMOS管MP3的源极共同连接至电源电压VDD，栅极相连并连接至第一PMOS管MP1的漏极和第二PMOS管MP2的源极；第三PMOS管MP3的漏极连接第四PMOS管MP4的源极；第二PMOS管MP2和第四PMOS管MP4的栅极共同连接比较电位V1；

所述第一开关管S1跨接于第一PMOS管MP1的漏极和输入电流Iin1之间；

所述第二开关管S2跨接于电容C1下极板和第二PMOS管MP2漏极之间；

所述第三开关管S3跨接于第二PMOS管MP2的漏极和第二NMOS管MN2漏极之间；

所述第四开关管S4跨接于第二PMOS管MP2的漏极和第三NMOS管MN3漏极之间；

所述第三NMOS管MN3和第四NMOS管MN4栅极相连构成电流镜结构，其源极共同连接至GND，第三NMOS管MN3的栅极和自身漏极相连，第四NMOS管MN4的漏极与第六NMOS管MN6的漏极相连并共同连接输出电流Io1_s；

所述第五NMOS管MN5和第六NMOS管MN6栅极相连构成电流镜结构，其源极共同连接至GND，第五NMOS管MN5的栅极和自身漏极相连并连接第四PMOS管MP4的漏极。