[发明专利]一种FPGA固件升级的电路和服务器有效
| 申请号： | 202110655109.9 | 申请日： | 2021-06-11 |
| 公开（公告）号： | CN113326157B | 公开（公告）日： | 2023-01-06 |
| 发明（设计）人： | 王晓玲 | 申请（专利权）人： | 苏州浪潮智能科技有限公司 |
| 主分类号： | G06F11/00 | 分类号： | G06F11/00;G06F8/65 |
| 代理公司： | 北京连和连知识产权代理有限公司 11278 | 代理人： | 刘小峰;杨帆 |
| 地址： | 215100 江苏省苏州市吴*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 fpga 升级 电路 服务器 | ||
1.一种FPGA固件升级的电路，其特征在于，包括：
BMC芯片；
电平转换芯片，所述电平转换芯片的输入端连接到所述BMC芯片，VDDB端连接到第一电源；
多路复用器，所述多路复用器的第一输入端连接到所述电平转换芯片的输出端，选择端连接到所述BMC芯片的信号输出端；
FPGA芯片，所述FPGA芯片连接到所述多路复用器的第二输入端；
Flash芯片，所述Flash芯片连接到所述多路复用器的输出端；
电源轨控制线路，所述电源轨控制线路的输出端连接到所述电平转换芯片的VDDA端、所述多路复用器的VDD端和所述Flash芯片的VDD端，所述电源轨控制线路包括：
低压差线性稳压器，所述低压差线性稳压器的输入端连接到所述第一电源；
第一MOS管，所述第一MOS管的漏极连接到所述低压差线性稳压器的输出端，源极连接到所述电平转换芯片的信号输出端；
第二MOS管，所述第二MOS管的漏极连接到第二电源，源极连接到所述第一MOS管的源极并作为所述电源轨控制线路的输出端；
第三MOS管，所述第三MOS管的栅极连接到所述第一MOS管的栅极，源极连接到所述第一电源和所述第二MOS管的栅极，漏极接地。
2.根据权利要求1所述的FPGA固件升级的电路，其特征在于，所述第一MOS管和第二MOS管为PMOS管，所述第三MOS管为NMOS管。
3.根据权利要求1所述的FPGA固件升级的电路，其特征在于，还包括所述第一电源和第二电源，所述第一电源为3.3V电源，所述第二电源为1.8V电源。
4.根据权利要求1所述的FPGA固件升级的电路，其特征在于，所述第一电源经由所述低压差线性稳压器后输出为1.8V电源。
5.一种服务器，其特征在于，包括FPGA固件升级的电路，所述FPGA固件升级的电路包括：
BMC芯片；
电平转换芯片，所述电平转换芯片的输入端连接到所述BMC芯片，VDDB端连接到第一电源；
多路复用器，所述多路复用器的第一输入端连接到所述电平转换芯片的输出端，选择端连接到所述BMC芯片的信号输出端；
FPGA芯片，所述FPGA芯片连接到所述多路复用器的第二输入端；
Flash芯片，所述Flash芯片连接到所述多路复用器的输出端；
电源轨控制线路，所述电源轨控制线路的输出端连接到所述电平转换芯片的VDDA端、所述多路复用器的VDD端和所述Flash芯片的VDD端，所述电源轨控制线路包括：
低压差线性稳压器，所述低压差线性稳压器的输入端连接到所述第一电源；
第一MOS管，所述第一MOS管的漏极连接到所述低压差线性稳压器的输出端，源极连接到所述电平转换芯片的信号输出端；
第二MOS管，所述第二MOS管的漏极连接到第二电源，源极连接到所述第一MOS管的源极并作为所述电源轨控制线路的输出端；
第三MOS管，所述第三MOS管的栅极连接到所述第一MOS管的栅极，源极连接到所述第一电源和所述第二MOS管的栅极，漏极接地。
6.根据权利要求5所述的服务器，其特征在于，所述第一MOS管和第二MOS管为PMOS管，所述第三MOS管为NMOS管。
7.根据权利要求5所述的服务器，其特征在于，还包括所述第一电源和第二电源，所述第一电源为3.3V电源，所述第二电源为1.8V电源。
8.根据权利要求5所述的服务器，其特征在于，所述第一电源经由所述低压差线性稳压器后输出为1.8V电源。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于苏州浪潮智能科技有限公司，未经苏州浪潮智能科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202110655109.9/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种亚麻粗粮粥及制备方法
- 下一篇：一种有机硅改性聚氨酯的制备方法
