[发明专利]单输入端口多从机地址的IO接口电路及通信设备

权利要求书

1.一种单输入端口多从机地址的IO接口电路，其特征在于，包括：

电流产生单元，用于产生若干比较电流，所述电流产生单元包括内部电流源电路和等比例电流产生电路，所述内部电流源电路的电流输出端连接所述等比例电流产生电路的电流输入端，所述内部电流源电路用于产生基准电流并将所述基准电流输出至所述等比例电流产生电路，所述等比例电流产生电路用于产生若干比例电流；

所述内部电流源电路包括第七电流镜、第八电流镜和第十二NMOS管，所述第七电流镜与所述第八电流镜连接，所述第十二NMOS管的源极连接接地端，所述第十二NMOS管的栅极连接外部输入端口，所述接地端与所述外部输入端口之间连接参考电阻；

所述等比例电流产生电路包括第一子电路，所述第一子电路包括第三电流镜、第四电流镜和第六NMOS管，所述第三电流镜和所述第四电流镜连接，所述第六NMOS管的源极接地，所述第六NMOS管的漏极输出第一比例电流，所述第三电流镜包括第四PMOS管和第五PMOS管，所述第四PMOS管的源极连接电源电压，所述第四PMOS管的漏极连接基准电流源，所述第四PMOS管的栅极连接所述第五PMOS管的栅极，所述第五PMOS管的源极连接电源电压，所述第五PMOS管的栅极和漏极短接，所述等比例电流产生电路还包括第二子电路，所述第二子电路包括第九NMOS管、第五电流镜和第六电流镜，所述第五电流镜和所述第六电流镜连接，所述第五电流镜通过第八PMOS管与所述第五PMOS管的栅极连接，所述第九NMOS管的源极接地，所述第九NMOS管的漏极输出第二比例电流；

所述电流产生单元还包括外部电流源电路，所述外部电流源电路用于产生外部输出电流，所述外部电流源电路包括第一电流镜、第二电流镜和第三NMOS管，所述第一电流镜与所述第二电流镜连接，第二电流镜连接所述第三NMOS管，所述第三NMOS管的源极连接接地端，所述第三NMOS管的栅极连接外部输入端口，所述外部输入端口与接地端之间连接外部电阻；

电流比较单元，连接所述电流产生单元，用于比较所述若干比较电流而产生若干逻辑判断电平；以及

编码单元，连接所述电流比较单元，用于对所述若干逻辑判断电平进行编码而产生若干从机地址。

2.如权利要求1所述的IO接口电路，其特征在于，所述第一电流镜包括第一PMOS管、第二PMOS管和第三PMOS管，所述第一PMOS管的源极和所述第二PMOS管的源极均连接电源电压，所述第二PMOS管的栅极与漏极短接，所述第三PMOS管的源极连接所述电源电压，所述第三PMOS管的栅极连接所述第一PMOS管的栅极和第二PMOS管的栅极，所述第三PMOS管的漏极输出外部输出电流。

3.如权利要求2所述的IO接口电路，其特征在于，所述第二电流镜包括第一NMOS管和第二NMOS管，所述第一NMOS管的漏极连接所述第一PMOS管的漏极，所述第一NMOS管的栅极连接所述第二NMOS管的栅极，所述第一NMOS管的源极连接所述第三NMOS管的漏极，所述第一NMOS管的漏极与栅极短接，所述第二NMOS管的漏极连接所述第二PMOS管的漏极，所述第二NMOS管的源极连接所述第三NMOS管的栅极和所述外部输入端口。

4.如权利要求1所述的IO接口电路，其特征在于，所述第七电流镜包括第九PMOS管、第十PMOS管和第十一PMOS管，所述第九PMOS管的源极、所述第十PMOS管的源极和所述第十一PMOS管的源极均连接电源电压，所述第九PMOS管的栅极连接所述第十PMOS管的栅极和第十一PMOS管的栅极，所述第十PMOS管的栅极与漏极短接，所述第十一PMOS管的漏极输出所述基准电流。

5.如权利要求4所述的IO接口电路，其特征在于，所述第八电流镜包括第十NMOS管和第十一NMOS管，所述第十NMOS管的漏极连接所述第九PMOS管的漏极，所述第十NMOS管的栅极连接所述第十一NMOS管的栅极，所述第十NMOS管的源极连接所述第十二NMOS管的漏极，所述第十NMOS管的漏极与栅极短接，所述第十一NMOS管的漏极连接所述第十PMOS管的漏极，所述第十一NMOS管的源极连接所述外部输入端口和所述第十二NMOS管的栅极。