[发明专利]Zynq UltraScale+ SoC配置文件加载重构方法

说明书

本发明所述的Zynq UltraScale+SoC配置文件加载重构方法，基于ZYNQ UltraScale+SoC软件架构，解决配置文件加载重构时无法实现三模冗余的问题，通过修改配置文件的FSBL(First‑Stage Boot Loader)以重新定义MPSOC器件加载过程中的指令集和Flash ID，以期简化配置加载过程中的指令输出和配置加载时序，实现实时地完成配置文件的三模冗余读取与比对、主动加载时序以可靠地完成配置文件加载。所述的Zynq UltraScale+SoC配置文件加载重构方法主要采取的技术手段包括ZYNQ UltraScale+SoC FSBL更改与加载重构处理器的设计。

技术领域

本发明涉及一种应用于Xilinx FPGA配置文件的加载重构方法，属于小卫星和微纳卫星设计领域。

背景技术

随着国内微电子与软件程序加载技术的快速发展，卫星姿态控制与在轨维护更新水平得以日益提高。

如后附图1所示，现有Xilinx FPGA在轨三模冗余(TMR，Triple ModularRedundancy)加载重构方法能够实现抗单粒子翻转功能(SEU)，通常选择反熔丝FPGA或Flash型FPGA作为主控器件。Xilinx FPGA配置文件的加载重构模式为从(Slave)模式，如Slave SelectMAP模式。当主控器件同时读取三个Flash单元的数据后通过比对选择正确的值，按照Xilinx FPGA从模式的时序控制，如后附图2所示，将正确的配置文件数据写入Xilinx FPGA以完成配置文件的加载。

目前星上载荷已逐渐选用Xilinx MPSOC类器件，如ZYNQ UltraScale+ RFSoC系列器件、ZYNQ U1traScale+ RFSoC系列器件，此类器件为FPGA集成ARM与AD/DA等硬核，相应地能够提高星上载荷应用的灵活性。而Xilinx MPSOC器件从Flash中获取配置文件并完成加载，能够支持QSPI、NAND、eMMC和SD卡等多种模式，但上述加载模式均为主模式而非从模式。即MPSOC器件按照上述接口的控制指令和时序，主动地从所支持的Flash器件中读取配置文件以完成加载。

现有常规的FPGA配置文件三模冗余加载方式，均为主处理器将比对后的数据写入FPGA，该类加载方式明显不适用于Xilinx MPSOC类器件。另外，也可在加载重构处理器中模拟QSPI等Xilinx MPSOC配置接口，以在后续加载过程中解析Xilinx MPSOC器件发出的各种指令、读取Flash数据对比后回复相应数据，虽可完成配置文件的加载，但是上述方式对主控器件硬件资源、时序匹配性和数据处理速度要求极高，并且加载重构处理器中程序实现较为困难、处理流程更为复杂、可靠性较差。

有鉴于此，特提出本专利申请。

发明内容

本发明所述的Zynq UltraScale+ SoC配置文件加载重构方法，在于解决上述现有技术存在的问题而基于ZYNQ UltraScale+ SoC软件架构，解决配置文件加载重构时无法实现三模冗余的问题，通过修改配置文件的FSBL(First-Stage Boot Loader)以重新定义MPSOC器件加载过程中的指令集和Flash ID，以期简化配置加载过程中的指令输出和配置加载时序，实现实时地完成配置文件的三模冗余读取与比对、主动加载时序以可靠地完成配置文件加载。

为实现上述设计目的，所述的Zynq UltraScale+ SoC配置文件加载重构方法，主要采取的技术手段包括ZYNQ UltraScale+ SoC FSBL更改与加载重构处理器的设计。

包括以下实现步骤：

步骤1、生成FPGA烧写文件，导出到SDK，在SDK中建立FSBL工程；

步骤2、更改FSBL工程下的源文件；

包括但不仅限于设置QSPI加载时钟速率、更改QSPI加载指令(读、写和重置FlashID)、设置配置文件最大字节；