[发明专利]一种数字示波器及时间交织模数转换器的校正方法

说明书

一种数字示波器及时间交织模数转换器的校正方法，包括参考通道和至少一个待校正通道，用于对输入其的信号进行采集量化并输出码字值；中央处理器将各个待校正通道输出的码字值分别与参考通道输出的码字值进行线性拟合，获得各个待校正通道的校正函数；中央处理器还根据各个待校正通道的校正函数，计算各个待校正通道的第一配置值和第二配置值；中央处理器还控制FPGA处理器储存对应于各个待校正通道的第一配置值和第二配置值，以使FPGA处理器根据对应于各个待校正通道的第一配置值和第二配置值，对各个待校正通道进行增益失配校正和失调失配校正。本发明实施例能够同时对失调失配和增益失配进行校正，简化校正步骤，节省校正时间。

技术领域

本发明涉及示波器技术领域，具体涉及一种数字示波器及时间交织模数转换器的校正方法。

背景技术

数字示波器是集数据采集、模数转换、软件编程等一系列技术制造出来的高性能示波器。通过对信号的采集、处理和运算，使得用户能在时域上直接观察被测信号。模数转换器简称ADC，在数字示波器中是一个核心的电子元器件。模数转换器的垂直分辨率、带宽、采样率、信噪比、有效位数（ENOB）等关键指标，对测量信号有着决定性的影响，也决定了数字示波器的档次和价格。由于半导体工艺的限制，在单颗模数转换器芯片上，较难同时达到很高的采样率、垂直分辨率、带宽等关键指标，一种有效的解决方式是采用时间交织（Time-interleaved）技术来实现更高性能的模数转换器。时间交织模数转换器也被国内外众多的示波器厂商应用在高性能的示波器产品上。

时间交织模数转换器也简称为TIADC，是由多个具有相同分辨率的子通道组成，这些子通道对输入的信号进行交替采样，并输出模数转换后的结果，因此可以达到成倍的提高采样率的目的。理想情况下，各个子通道的性能是完全一样，但是在实际的制造过程中，各个子通道对同一个信号的采集量化结果也是不一样的。其中，子通道的失调失配和增益失配对时间交织模数转换器的性能影响较大，给时间交织模数转换器的杂散、信噪比（SNR）等指标带来消极的影响，从而影响了时间交织模数转换器的有效位数，进一步影响到对真实信号的还原。

针对时间交织模数转换器各类失配误差的校正，通常有数模混合校正和纯数字域校正两种方式。纯数字域校正的失配估计和校正都在数字域进行，该方法是对模数转换器输出的数据进行校正，但数字处理的算法较为复杂，会消耗较大的硬件资源，硬件成本高；数模混合校正一般是在数字域检测和估计失配量，再反馈到模拟域进行补偿从而完成校正，相比纯数字域校正方式，该方式的结构更为简单，且可以减少校正过程中所要使用到的硬件资源，节省成本。但是在现有的技术下，数模混合校正方式中失调失配和增益失配通常是分开校正的，使得校正步骤较为繁琐，增加了校正的时间成本。

发明内容

为解决上述问题，本发明提供一种数字示波器及时间交织模数转换器的校正方法，能够同时对失调失配和增益失配进行校正，简化校正步骤，节省校正时间。

根据第一方面，一种实施例中提供一种数字示波器，包括：

信号输入端，用于获取外部输入的信号；

衰减网络，连接于所述信号输入端，用于对输入衰减网络的信号进行衰减处理；

阻抗变换网络，连接于所述衰减网络，用于对输入阻抗变换网络的信号进行调理和阻抗变换处理；

可调增益放大器，连接于所述阻抗变换网络，用于对输入可调增益放大器的信号进行放大；

时间交织模数转换器，连接于所述可调增益放大器，所述时间交织模数转换器包括参考通道和至少一个待校正通道，用于对输入时间交织模数转换器的信号进行采集量化并输出码字值；

FPGA处理器，连接于所述时间交织模数转换器，用于储存第一配置值和第二配置值；还用于根据所述第一配置值和第二配置值，对所述时间交织模数转换器输出的码字值进行处理，获得处理后的码字值；

显示屏，连接于所述FPGA处理器，用于根据所述处理后的码字值显示波形；