[发明专利]一种异步串行LVDS高速稳定传输系统及方法

权利要求书

1.一种异步串行LVDS高速稳定传输系统，其特征在于，包括发送端和接收端；

所述发送端包括：

数据生成模块，用于模拟生成待发送的源数据Data0，并送入数据缓冲模块；

数据校验模块，用于对源数据Data0进行校验，添加校验字，产生校验值TX_crc送入数据缓冲模块；

数据缓冲模块，用于对源数据Data0、发送校验值TX_crc进行缓冲和位宽转换，组成数据流Data0+TX_crc；

数据加扰模块，用于用生成多项式和移位寄存器对数据流Data0+TX_crc进行数据加扰，产生数据流Data1；

数据编码模块，用于对数据流Data1经过8b/10b编码后产生数据流Data2，再添加上包头Head，形成了最终要发送的数据流Head+Data2；

数据发送模块，用于在LVDS接口空闲时发送空闲控制字，在检测到数据流Head+Data2时，将其转换为串行数据后添加到LVDS接口，发送出去；

数据重发模块，用于在接收到接收端的数据重发模块的数据之后，判断发送数据是否需要重发，如需重发，则启动重传流程使得数据发送模块重发数据，否则，传输完成；

所述接收端包括：

数据接收模块，用于在检测到LVDS接口上的数据流后，将其转换为并行数据，并在动态调相模块的配合下还原出数据流Head+Data2；

动态调相模块，用于检测数据流中的包头，进行位对齐操作，再检测包头中的控制字，检测控制字是否正确，如果不正确则调整接收延时IDEALY2，还原出正确的控制字，在得到还原出的正确的控制字后使数据接收模块还原出数据流Head+Data2；

数据解码模块，用于接收去掉控制字后的数据流Data2，对其进行8b/10b解码，还原数据流Data1；

数据解扰模块，用于接收数据流Data1后，用生成多项式和移位寄存器对其进行数据解扰，还原数据流Data0+RX_crc，将数据流Data0+RX_crc存入数据缓冲模块；

数据缓冲模块，用于对数据流Data0+RX_crc进行缓冲和位宽转换；

数据校验模块，用于对经缓冲和位宽转换后数据流Data0+RX_crc进行校验计算，得出接收校验值RX_crc；

数据重发模块，用于比较接收校验值RX_crc与发送校验值TX_crc后，将比较结果通过单路双向LVDS接口传输给发送端的数据重发模块。

2.如权利要求1所述的系统，其特征在于，所述接收端还包括数据调用模块，用于调用接收端数据缓冲模块中的数据。

3.如权利要求1所述的系统，其特征在于，所述系统通过FPGA实现。

4.一种利用权利要求1或2或3所述系统实现的异步串行LVDS高速稳定传输方法；

在发送端：

数据生成模块模拟生成待发送的源数据Data0，并送入数据缓冲模块；Data0经由数据校验模块进行校验，添加校验字，检验完成后产生的发送校验值TX_crc被送入数据缓冲模块；

数据加扰模块接收数据缓冲模块组成的数据流Data0+TX_crc后，用生成多项式和移位寄存器对其进行数据加扰，产生数据流Data1；

数据编码模块接收数据流Data1，经过8b/10b编码后产生数据流Data2，再添加上包头Head，形成了最终要发送的数据流Head+Data2；

数据发送模块在LVDS接口空闲时发送空闲控制字，在检测到数据流Head+Data2时，将其转换为串行数据后添加到LVDS接口；

在接收端：

数据接收模块检测到LVDS接口上的数据流后，将其转换为并行数据，并在动态调相模块的配合下还原出数据流Head+Data2；

动态调相模块首先检测数据流中的包头，进行位对齐操作，再检测包头中的控制字，检测控制字是否正确，如果不正确则调整接收延时IDEALY2，还原出正确的控制字，在得到还原出的正确的控制字后使数据接收模块还原出数据流Head+Data2；

数据解码模块接收去掉控制字后的数据流Data2，对其进行8b/10b解码，还原数据流Data1；

数据解扰模块接收数据流Data1后，用生成多项式和移位寄存器对其进行数据解扰，还原数据流Data0+RX_crc；

数据流Data0+RX_crc存入数据缓冲模块进行缓冲和位宽转换，经缓冲和位宽转换后由数据校验模块计算，得出校验值RX_crc；

数据重发模块比较接收校验值RX_crc与发送校验值TX_crc后，将比较结果通过单路双向LVDS接口传输给发送端的数据重发模块，数据重发模块在接收到接收端的数据重发模块的数据之后，判断发送数据是否需要重发，如需重发，则启动重传流程使得数据发送模块重发数据，否则，传输完成。