[发明专利]一种可调控延迟电路、延迟电路系统及方法

说明书

本发明公开了一种可调控延迟电路、延迟电路系统及方法，所述可调控延迟电路包括：导通电路、控制电路、充电放电电路、推动电路和缓冲电路；导通电路通过第一三极管与充电放电电路连接；导通电路用于控制导通第一三极管的电压；充电放电电路用于进行RC放电；充电放电电路与控制电路连接；控制电路用于根据第一三极管的状态选择工作状态；充电放电电路通过第二三极管与推动电路连接；推动电路与所述缓冲电路连接；推动电路用于控制缓冲电路中第四电源的电压；缓冲电路用于控制第四电源缓升的时间；通过上述方式，本发明能够兼容纯硬件或软件所做的延迟线路优点，并同时达到降低成本和多种延迟时间的目的，提升产品竞争性。

技术领域

本发明涉及电路设计领域，特别是涉及一种可调控延迟电路、延迟电路系统及方法。

背景技术

随着需要的功能越来越多，服务器中的芯片的功能也越来越多，并且集成电路的设计越来越复杂化，为了能够支持服务器中各种应用的需求，集成电路本身需要划分为不同的区域从而去加入各种功能模块，因此或出现需要不同组电压输入至不同集成电路从而产生不同的运行环境，可能会出现一个集成电路上面同时出现四组或者五组以上的供电需求，这就出现了各组电源上电时的时序需要控制在符合集成电路的规格，通常使用改变硬件线路的方式或者软件控制的方式来解决。

硬件的方式如果集成电路需要较为精密的时序控制时无法实现微调的问题，如果碰到上电和下电时序不同时，需要考虑到的硬件设计就会比较复杂，且不容易实现。

若能够实现微调的电源时序控制电路设计以及制造的成本大且设计难度大。

而软件的实现方式完全依赖CPLD，当修改逻辑代码时出现错误或者是CPLD本身出现了问题，整个电源时序的控制无法进行控制，集成电路无法正常运行。

发明内容

本发明主要解决是目前硬件方式进行精密的电源时序控制设计较复杂，且不容易实现，软件的方式进行精密的电源时序控制若代码出现错误，则会出现集成电路无法正常运行的问题。

为解决上述技术问题，本发明采用的一个技术方案是：提供一种可调控延迟电路，包括：导通电路、控制电路、充电放电电路、推动电路和缓冲电路；

所述导通电路通过第一三极管与所述充电放电电路连接；所述导通电路用于控制导通所述第一三极管的电压；所述充电放电电路用于进行RC放电；

所述充电放电电路与所述控制电路连接；所述控制电路用于根据所述第一三极管的状态选择工作状态；

所述充电放电电路通过第二三极管与所述推动电路连接；所述推动电路与所述缓冲电路连接；所述推动电路用于控制所述缓冲电路中第四电源的电压；所述缓冲电路用于控制所述第四电源缓升的时间。

作为本发明所述的一种可调控延迟电路的进一步改进，所述导通电路包括第一导通电阻、第二导通电阻、第一电源和第二电源；

所述第一导通电阻的两端和所述第二导通电阻的两端均分别与所述第一电源和第二电源耦接，且所述第二导通电阻和所述第二电源耦接的一端与所述第一三极管的发射极耦接并接地；

所述第一导通电阻和所述第二导通电阻用于控制导通所述第一三极管的电压。

作为本发明所述的一种可调控延迟电路的进一步改进，所述充电放电电路包括第三导通电阻、第一电容和第三电源；

所述第三导通电阻的一端与所述第一导通电阻耦接，与所述第一导通电阻耦接的一端记为第一端；

所述第三导通电阻的另一端分别与所述第一三极管的集电极和所述第三电源耦接；

所述第一电容的一端与所述第一三极管的发射极耦接，与所述第一三极管的发射极耦接的一端记为第二端，所述第一电容的另一端与所述第三电源耦接；

所述第三导通电阻和所述第一电容用于进行RC放电。