[发明专利]一种应用于16位低功耗逐次逼近型模数转换器的比较器失调电压校准方法

说明书

本发明公开了一种应用于16位低功耗逐次逼近型模数转换器的比较器失调电压校准方法，该方法利用了16位低功耗逐次逼近型模数转换器三段式电容DAC阵列的结构特点，三段式电容DAC阵列分为高、中、低段，其中中、低段的部分电容Cd2和Cd3在传统的转换过程一直接到固定电平上，因此，可以利用这些电容来校准比较器的失调电压。该16位低功耗逐次逼近型模数转换器采用的电容DAC阵列开关切换算法为Vcm‑based开关算法。在校准比较器失调电压的过程中，按照一定的顺序拨动电容Cd2和Cd3，直到比较器输出发生变化。该方法有效降低了比较器的失调电压，提高了16位低功耗逐次逼近型模数转换器的无杂散动态范围。

技术领域

本发明涉及高精度逐次逼近型模数转换器结构中的比较器失调电压校准技术领域，特别是涉及一种应用于16位低功耗逐次逼近型模数转换器的比较器失调电压校准方法。

背景技术

随着半导体工艺的不断进步，逐次逼近型模数转换器(SuccessiveApproximation Analog-to-Digital Converter，以下简称SAR ADC)良好的工艺缩减性和功效不断凸显，对于高精度、高速、低功耗SAR ADC的研究也日益深入。图1是一般的SAR ADC结构框图，其中关键模块主要有比较器、采样开关、数模转换器(Digital-to-AnalogConverter，以下简称DAC)以及数字控制逻辑。SAR ADC的核心原理是二分搜索法。在时序的控制下，SAR ADC首先对输入信号进行采样，然后对采样到的信号进行量化，具体过程是根据比较器每一次的比较结果来逐次拨动成二进制排列的电容DAC阵列的下极板开关，使之接到正确的电平，从而使得电容阵列上极板的电平变化不断逼近输入信号。对于追求较高精度的SAR ADC来说，非理想因素对于SAR ADC的精度影响很大，而比较器的失调电压正是其中之一。因此，在高精度SAR ADC中，比较器失调电压的校准是必需的。

目前，比较器失调电压的校准方法主要有输入失调电压存储技术、输出失调电压存储技术。图2-图4是输入失调电压存储技术和输出失调电压存储技术的结构原理图。输入失调电压存储技术由于需要在比较器输入端引入电容，无法适用于带电容DAC阵列的SARADC；而输出失调电压存储技术需要在比较器输出端引入电容，对于追求高精度SAR ADC的比较器来说，比较器增益很大可能会使比较器输出“饱和”，影响失调电压的消除效果，同时，电容的引入会对比较器的增益、带宽产生实质性的影响。

发明内容

有鉴于此，本发明的目的在于提供一种应用于16位低功耗逐次逼近型模数转换器的比较器失调电压校准方法，该方法无需对SAR ADC的比较器或电容DAC阵列引入额外器件就能够很好地实现比较器失调电压的消除效果。

为了实现上述目的，本发明采用的技术方案为：

一种应用于16位低功耗逐次逼近型模数转换器的比较器失调电压校准方法，所述16位低功耗逐次逼近型模数转换器包括：比较器、电容DAC阵列、控制逻辑和时钟产生电路，其中，所述电容DAC阵列包括完全相同的上电容阵列和下电容阵列；

正端输入信号通过采样开关连接到上电容阵列的上极板，该上电容阵列的上极板连接所述比较器的正输入端，负端输入信号通过采样开关连接到下电容阵列的上极板，该下电容阵列的上极板连接所述比较器的负输入端；

所述比较器的差分输出端通过所述控制逻辑后产生控制信号来控制上下电容阵列的下极板开关，使上下电容阵列的下极板连接到对应的电平上，且控制信号用于控制比较器的时钟；上下电容阵列均包括高段电容阵列、中段电容阵列和低段电容阵列；

所述高段电容阵列通过桥接电容与所述中段电容阵列相连接，所述中段电容阵列通过桥接电容与低段电容阵列相连接；所述中段电容阵列包括校准电容Cd2，所述校准电容Cd2包括31个单位电容，所述低段电容阵列包括校准电容Cd3，所述校准电容Cd3包括15个单位电容；

所述失调电压校准方法包括如下步骤：