[发明专利]数字信号传输处理装置及方法

说明书

本发明提供一种数字信号传输处理装置及方法，其中该装置包括：数字信号模块，用于输出数字信号；处理模块，用于接收并对所述数字信号进行位处理；低压差分信号输出级，用于接收发送位处理后的所述数字信号；低压差分信号输入级，通过信号线与所述低压差分信号输出级耦接，接收位处理后的所述数字信号；隔离分压模块，设置在所述低压差分信号输出级与所述低压差分信号输入级之间，与所述信号线耦接，用于隔离所述低压差分信号输出级共模电压与所述低压差分信号输入级共模电压，并产生所述低压差分信号输入级共模电压。

技术领域

本发明涉及电路技术领域，特别是涉及一种数字信号传输处理装置及方法。

背景技术

LVDS(Low-Voltage Differential Signaling,低电压差分信号)是美国国家半导体(National Semiconductor,NS，现TI)于1994年提出的一种信号传输模式的电压标准，它采用极低的电压摆幅高速差动传输数据，可以实现点对点或一点对多点的连接，具有低功耗、低误码率、低串扰和低辐射等优点，已经被广泛应用于串行高速数据通讯场合当，如高速背板、电缆和板到板数据传输与时钟分配，以及单个PCB内的通信链路。

LVDS(低压差分信号)是物理层数据接口标准，主要为在平衡阻抗可控的100Ω介质上实现高速、低功耗和低噪声点对点通信而设计。

LVDS的发送器与接收器的基本结构如图1所示。它使用两根线(即差分信号线)来传输一个信号，并且使用恒流源(Current Source)驱动，即电流驱动型(而TTL、CMOS之类电压标准为电压驱动型)。

其中，驱动器(Driver)中的场效应管(也可以采用CMOS、GaAs或其它工艺实现)组成一个全桥开关电路，用来控制3.5mA恒流源的电流流动方向，接收器(Receiver)的同相与反相端之间并联了一个100欧姆的端接电阻，这样电流经过电阻即可产生电压，再经过接收器判断就形成了高低电压。

LVDS接口包括两部分，第一部分是发送器，如：ADC(模数转换器件)，的LVDS输出级，第二部分是接收器，如：FPGA(Field Programmable Gate Array现场可编程门阵列)器件的LVDS的输入级。传统的LVDS接口如图1所示，例如精度是(N+1)位的ADC需要通过(N+1)组的LVDS接口把数据从ADC器件传到FPGA器件。

因为ADC器件和FPGA器件是独立器件，该两种器件的制造工艺和工作电压都会不同，造成ADC的LVDS输出共模电压和FPGA的LVDS输入共模电压不一致，导致两个器件的数据接口不匹配，使数据无法传输。该问题对于ADC器件和FPGA器件的配对选型造成比较大困扰。

在现有技术中，差分晶振LVPECL、LVDS、CML和HCSL输出模式的应用电路仅适用于各种时钟应用。支持的信号类型是LVPECL(低电压正发射极耦合)逻辑)，LVDS(低电压差分信号)，CML(电流模式逻辑)和HCSL(HighSpeed当前指导逻辑)。而时钟信号的特征是高低连续变化的信号，因此它可以通过交流耦合电容传递过去。但是对于信号特征不是连续变化的信号，对于一段时间保持稳定，一段时间变化的信号，该信号无法零失真的通过交流耦合电容，所以现有技术的上述电路不适用于上述特征的信号的传输。

ADC的输出信号就是属于信号特征不是连续变化的信号，为了解决该问题，本专利在图2B前面加入了图4电路，解决了信号非连续变化的问题。

发明内容

有鉴于此，本发明实施例提供一种数字信号传输处理装置及方法，以期解决ADC器件和FPGA器件之间在没有匹配的前提下无法传输信号的技术问题。