[发明专利]一种用于BNCT回旋加速器的低电平系统

权利要求书

1.一种用于BNCT回旋加速器的高频低电平系统，包括两路腔体控制系统和一路聚束器控

制系统；所述两路腔体控制系统用于分别控制两路腔体的幅度、相位、调谐，所述一路聚束器控制系统用于控制聚束器的幅度和相位；该两路腔体控制系统包括两路幅度相位解调器、两路相位鉴别器、两路幅度PID控制器、两路相位PID控制器；所述两路相位鉴别器分别通过相位变化计算腔体谐振频率和外部DDS输出频率的差值，再根据频率差值调整腔体谐振频率，使得腔体谐振频率外部DDS输出频率保持一致；

其特征在于：所述两路腔体控制系统和一路聚束器控制系统采用三合一高集成度融合的方法将三个系统揉在一起， 具体为：

该高频低电平系统的硬件系统的高频信号包括两路腔体取样信号A、B、一路聚束器取样信号C、两路调谐输入信号D、E、两路腔体打火检测输入信号F、G、一路追踪输入信号H、四路输出信号I、J、K、L；两路腔体取样信号和两路腔体打火检测输入信号分别来自于被控制的两组腔体，一路聚束器取样信号来自于聚束器腔体，两路调谐输入信号来自于两台发射机的传输线上的定向耦合器的正向取样，四路输出信号中，有两路I、J输出到两台发射机，一路K输出到聚束器系统的放大器，另一路L作为追踪输入信号连接到追踪输入信号接口；该高频低电平系统的两路腔体取样信号A、B、调谐输入信号D、E、腔体打火检测输入信号F、G、追踪输入信号H、四路输出L的频率相同；其中，A、D、F、I为与一组腔体相关的信号，B、E、G、J为与另一组腔体相关的信号，C、K为与聚束器系统相关的信号，H、L为两组腔体公用信号；所述高频低电平系统包含4路ADC、4路DAC和4路数字时钟IO共12路高频接口，对应上述A到K代表的12路信号；其中，4路ADC和4路DAC的数字信号总线连接到FPGA，4路数字时钟IO接口通过单端转差分电路连接到FPGA；

在一个芯片内集成1个FPGA和双核CPU，每个CPU负责一个腔体，1个FPGA和双核CPU只需要挂载一个内存而能同时满足两者需求；FPGA和双核CPU之间的通讯和数据访问都在芯片内部进行；

所述两路相位鉴别器包含两路相位值的差值计算，其中一路复用了腔体取样信号A端口或腔体取样信号B端口的相位解调值，另一路相位值来自调谐输入信号D端口或调谐输入信号E端口的相位解调值，相位鉴别电路使用数字时钟IO作为一位ADC来采集高频信号的相位信息；D端口、E端口只关心相位、不关心幅度；

E端口的相位鉴别器输入端省略了ADC接口、直接采用IO接口获得相位信息，再通过NCO、乘法器、低通滤波器、CORDIC坐标旋转矢量计算机，计算出对应腔体的进入腔体前的相位信息，从而使得该相位鉴别器又省略一路ADC；同样在D端口也不用ADC，这样节省了2个ADC，又因为在D端口和E端口还分别借用了A端口和B端口的相位信息，不用ADC，一共节省了4个ADC，系统里所有的数字IO端口都能够实现相位检测结果；

该聚束器系统相关的信号C、K使用与上述腔体取样信号A相同频率的信号，或多个信号A的高次谐波信号合成特殊的聚束波形信号，该特殊的聚束波形信号依然由一路输入信号采样，并由一路输出信号控制其幅度和相位;

所述两路幅度相位解调器包括：数字下变频电路，低通滤波电路，IQ坐标到幅度-相位坐标转换电路；其中，数字下变频电路将输入的高频信号下变频至基带和二倍频率，低通滤波器将二倍频率滤除后，得到的结果输入到IQ坐标到幅度-相位坐标转换电路；IQ坐标到幅度-相位坐标转换电路将IQ信号转换到幅度-相位坐标后，即能够得到输入的高频信号的幅度和相位解调值；该幅度和相位解调电路的工作时钟频率与输入的高频信号频率无关；解调电路的工作时钟频率能够小于，等于，或者大于输入的高频信号频率；该幅度和相位解调电路的工作频率由ARM处理器进行在线配置，能够适用于不同频率的高频系统；

D端口电路的作用把D端口相位信息检出来，该相位代表进入腔体前的相位，这2个相位差就是进入腔体前和腔体后的相位差。

2.根据权利要求1所述一种用于BNCT回旋加速器的高频低电平系统，其特征在于：所述低电平系统的两路幅度PID控制器接收来自ARM处理器的设定值，并与幅度解调电路的解调值进行比较，得到误差信号后，通过比例-积分-微分运算得出幅度调节值，作用于幅度调制器上；所述低电平系统的相位PID控制器接收来自ARM处理器的设定值，并与相位解调电路的解调值进行比较，得到误差信号后，通过比例-积分-微分运算得出相位调节值，作用于相位调制电路上。