[发明专利]提高超导集成电路工作范围的方法

说明书

本发明提供一种提高超导集成电路工作范围的方法，包括：基于工作原理确定第一信号与第二信号的时序关系，其中，所述第二信号滞后于所述第一信号，并获取所述第一信号及所述第二信号的延时偏离范围；调整所述第一信号及所述第二信号的延时时间，确保所述第二信号的最小延时偏离时间大于所述第一信号的标准延时时间。本发明针对不确定度较大的超导工艺，能在较大程度上有效地提高集成电路的工作范围。

技术领域

本发明涉及超导大规模集成电路设计领域，特别是涉及一种提高超导集成电路工作范围的方法。

背景技术

超导SFQ电路，是包含有RSFQ、LV-RSFQ、ERSFQ、RQL、AQFP等利用超导环中有无Single Flux Quantum(SFQ)单磁通量子的存储来代表0/1信号的数字电路，由于其速度和功耗等性能指标都远远优于半导体CMOS电路：其频率可高达几百GHz，目前已实现的具有逻辑功能的SFQ数字电路最高频率达到770GHz；其工作功耗低，实现0/1状态转换所需能量仅为10^-20J(单个约瑟夫森结触发所需能量)，所以国际上有多个科研机构陆续开展了应用SFQ电路实现大规模集成电路的研究，随着近些年的发展，超导电路的规模也越来越大，截止到2016年，能实现正常工作的最大规模的超导集成电路集成的结的数目已达到106个。超导电路中的约瑟夫森结类似于半导体电路中的晶体管，是构成电路的最小单元。

随着超导电路的规模越大，工艺偏差对电路的影响就越大。工艺偏差主要是由于套刻误差，刻蚀精度影响，以及台阶的覆盖问题导致电感、结的面积、临界电流密度、电阻等电路参数发生偏移，偏离了设计值。这些工艺偏差将对电路的延时产生影响，导致信号时序出错，严重时会导致整个电路无法正常工作。

因此，如何克服工艺偏差对信号时序的影响已成为本领域技术人员亟待解决的问题之一。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种提高超导集成电路工作范围的方法，用于解决现有技术中工艺偏差对信号时序产生影响的问题。

为实现上述目的及其他相关目的，本发明提供一种提高超导集成电路工作范围的方法，所述提高超导集成电路工作范围的方法至少包括：

基于工作原理确定第一信号与第二信号的时序关系，其中，所述第二信号滞后于所述第一信号，并获取所述第一信号及所述第二信号的延时偏离范围；

调整所述第一信号及所述第二信号的延时时间，确保所述第二信号的最小延时偏离时间大于所述第一信号的标准延时时间。

可选地，当所述第一信号及所述第二信号在对应标准延时时间的预设范围内偏离或朝同一方向偏离时，所述第二信号的最小延时偏离时间小于所述第一信号的最大延时偏离时间，且所述第二信号的标准延时时间大于所述第一信号的最大延时偏离时间。

可选地，当所述第一信号及所述第二信号朝同一方向偏离时，所述第二信号的标准延时时间小于所述第一信号的最大延时偏离时间。

可选地，所述第二信号的最小延时偏离时间大于所述第一信号的最大延时偏离时间。

更可选地，调整延时时间的方法包括调整延时路径的长度或路径上的器件。

更可选地，基于偏置电流允许的偏差范围确定所述第一信号及所述第二信号的延时偏离范围。

更可选地，所述第一信号及所述第二信号为时钟信号、数据信号及清零信号中的两个。

如上所述，本发明的提高超导集成电路工作范围的方法，具有以下有益效果：