[发明专利]自测方法、测试装置以及计算机可读存储介质

说明书

本申请公开了一种自测方法、测试装置以及计算机可读存储介质。自测方法包括：通过第一逻辑信号控制所述专用集成芯片切换至自测模式，且启动所述专用集成芯片的时钟锁相环；通过参考时钟信号控制所述专用集成芯片的时钟锁相环运行，获取所述时钟锁相环的状态；响应于所述时钟锁相环处于锁住状态，则对每个所述存储单元进行写入和读取的操作，得到测试结果。通过这种方式，无需大量额外逻辑和布线资源，降低测试成本。

技术领域

本申请涉及电子技术领域，特别是涉及一种自测方法、测试装置以及计算机可读存储介质。

背景技术

专用集成芯片(Application Specific Integrated Circuit，ASIC)是一种为专门目的而设计的集成电路，具体指应特定用户要求和特定电子系统的需要而设计、制造的集成电路。专用集成芯片的特点是面向特定用户的需求，专用集成芯片在批量生产时与通用集成电路相比具有体积更小、功耗更低、可靠性提高、性能提高、保密性增强、成本降低等优点。

其中，基于高带宽存储架构的大数据多路并行处理的专用集成芯片，应用越来越广泛，例如专用集成芯片集成成千上万个多路处理单元的逻辑核心单元(processelement，PE)，应用于并行“挖矿”。

由于专用集成芯片的出货量非常大，因此需要对专用集成芯片进行测试筛片，以提高专用集成芯片良率。目前，专用集成芯片通过ATPG(Automatic Test PatternGeneration，自动测试向量生成)进行测试，但是ATPG测试需要大量额外逻辑和布线资源，导致测试成本高。

发明内容

本申请提供一种自测方法、测试装置以及计算机可读存储介质，以解决测试成本高的技术问题。

为解决上述技术问题，本申请采用的一个技术方案是：提供一种自测方法。所述自测方法用于测试专用集成芯片，所述专用集成芯片设有多个存储单元，所述自测方法包括:

通过第一逻辑信号控制所述专用集成芯片切换至自测模式，且启动所述专用集成芯片的时钟锁相环；

通过参考时钟信号控制所述专用集成芯片的时钟锁相环运行，获取所述时钟锁相环的状态；

响应于所述时钟锁相环处于锁住状态，则对每个所述存储单元进行写入和读取的操作，得到测试结果。

其中，所述对每个所述存储单元进行写入和读取的操作，包括：

对每个所述存储单元写入预设数据；

从每个所述存储单元读取得到第一数据；

将所述第一数据与对应的所述预设数据进行比较，得到比较结果；

响应于所述第一数据与对应的所述预设数据相同，则得到第一比较结果；

响应于所述第一数据与对应的所述预设数据不相同，则得到第二比较结果。

其中，所述得到测试结果，包括：

接收到基于所有的所述存储单元的比较结果得到的多个输出信号，判断所述多个输出信号是否都为1；

响应于所述多个输出信号都为1，则得到所述专用集成芯片测试成功；

响应于至少一个所述输出信号不为1，则得到所述专用集成芯片测试失败。

其中，所述基于所有的所述存储单元的比较结果得到的多个输出信号，包括：

响应于所有的所述存储单元的比较结果都为所述第一比较结果，则得到所述多个输出信号都为1；

响应于至少一个所述存储单元的比较结果为所述第二比较结果，则得到对应的所述输出信号不为1。