[发明专利]改良的乘法器电路

说明书

本发明涉及改良的乘法器电路。一个系统通过评估向量是否包含零值来执行向量与二维矩阵的矩阵乘法。该矩阵的行从第二设备加载到第一存储设备中。零值索引对应的行不会被加载。所述矩阵的列与输入向量的点积被执行并存储。所述矩阵可以存储所述第二存储设备中，使得仅非零条目被存储。所述矩阵的行可以从存储在第一存储设备中的这些条目重建。

相关申请

该申请与以下申请有关，并且这些申请的内容以引用的方式并入本文：

2016年8月11日提交的题为“零系数跳过卷积神经网络引擎”的序列号为62/373,518的美国专利申请；

2017年8月8日提交的题为“零系数跳过卷积神经网络引擎”的序列号为15/671,829的美国专利申请；以及

2017年8月8日提交的题为“零系数跳过卷积神经网络引擎”的序列号为15/671,860的美国专利申请。

技术领域

本发明涉及一种用于执行矩阵乘法，点积，或其他乘法/累加运算的系统和方法。

背景技术

许多图形处理应用程序都依赖某种形式的矩阵乘法。矩阵乘法也是许多数学问题的一部分，这些问题也常适合于计算解决方案。矩阵乘法的许多应用，特别是在图形处理和人工智能领域，涉及的矩阵可能非常庞大，可有成千上万的行和列。

本文公开的系统和方法提供了一种改良的方法，用于计算设备实现矩阵乘法。

附图说明

为了便于理解本发明的优点，本申请将通过参考附图中示出的特定实施例来对简要描述的本发明进行更具体的描述。这些附图仅描绘了本发明的典型实施例，因此不应被认为是对本发明范围的限制。本申请将通过使用附图以附加的特征和细节来描述和解释本发明。

图1示出了一种可以实现本文公开的系统和方法的计算设备；

图2示出了本文公开的方法的一个示例应用。

图3提供根据本发明一个实施例的用于矩阵乘法的改进方法的示意图。

图4提供根据本发明一个实施例的用于执行矩阵乘法的方法的流程图。

图5是根据本发明一个实施例的用于执行矩阵乘法的一种可选结构的示意性框图。

具体实施方式

本发明的组件可以以多种不同的方式来布置和设计。因此，如附图所示，以下对本发明的实施例的更详细的描述并非旨在限制本发明所要求的保护范围，而以示意方式说明本发明的基本构想。请参考附图以更好地理解此处描述的实施例，其中，相同的组件始终用相同的数字表示。

根据本发明的实施例可以体现为装置，方法或计算机程序产品。相应地，本发明可以采取全硬件实施例，全软件实施例(包括固件，常驻软件，微代码等)或，结合软件和硬件的实施例的形式，在本文中这些方面可被称为“模块”或“系统”。此外，本发明的形式可以是在任何有形表达介质中体现的计算机程序产品，在该介质中具有计算机可用的程序代码。

本发明可以利用一种或多种计算机可用或计算机可读介质的任何组合，包括非暂时性介质。例如，计算机可读介质可以包括便携式计算机软盘，硬盘，随机存取存储器(RAM)设备，只读存储器(ROM)设备，可擦除可编程只读存储器(EPROM或闪存)设备，便携式光盘只读存储器(CDROM)，光学存储设备和磁性存储设备。在选定的实施例中，计算机可读介质可以包括任何非暂时性介质，其可以包含、存储、通信、传播或传输由指令执行系统、装置或设备使用或与其结合使用的程序。