[发明专利]移位寄存器、栅极驱动电路、显示面板及装置

权利要求书

1.一种移位寄存器，其特征在于，包括：

上拉控制模块、第一上拉模块、第一下拉模块、第二下拉模块、第三下拉模块、第四下拉模块、第五下拉模块和输出模块；

所述上拉控制模块连接启动信号输入端以及第一上拉节点；

所述第一上拉模块连接使能信号输入端、电压信号输入端、所述第一上拉节点以及第二上拉节点；

所述第一下拉模块连接第一电平信号端、复位信号第一输出端、所述第一上拉节点以及第一下拉节点；

所述第二下拉模块连接所述电压信号输入端、第二电平信号端、所述第一上拉节点以及所述第一下拉节点；

所述第三下拉模块连接所述第二电平信号端、所述第一下拉节点、所述第二上拉节点以及第二下拉节点；

所述第四下拉模块连接所述电压信号输入端、所述使能信号输入端、所述第二电平信号端、以及所述第二下拉节点；

所述第五下拉模块连接所述第一下拉节点、第一输出端以及第三电平信号端；

所述输出模块连接时钟信号输入端、所述第二上拉节点以及所述第一输出端。

2.根据权利要求1所述的移位寄存器，其特征在于，所述上拉控制模块包括：第一薄膜晶体管；

所述第一薄膜晶体管的漏极连接所述启动信号输入端，栅极连接所述漏极，以及源极连接所述第一上拉节点；

或，

所述上拉控制模块包括：第一薄膜晶体管和第十四薄膜晶体管；

所述第一薄膜晶体管的漏极连接所述启动信号输入端，栅极连接所述漏极，以及源极连接所述第一上拉节点；

所述第十四薄膜晶体管的栅极连接所述启动信号输入端、漏极连接所述第一下拉节点、源极连接所述第二电平信号端。

3.根据权利要求1所述的移位寄存器，其特征在于，所述第一下拉模块包括：第二薄膜晶体管和第三薄膜晶体管；

所述第二薄膜晶体管的栅极连接复位信号第一输出端、漏极连接所述第一上拉节点、源极连接所述第一电平信号端；

所述第三薄膜晶体管的栅极连接所述第一下拉节点、漏极连接所述第一上拉节点、源极连接所述第一电平信号端；

或，

所述第一下拉模块包括：第二薄膜晶体管、第三薄膜晶体管和第十五薄膜晶体管；

所述第二薄膜晶体管的栅极连接复位信号第一输出端、漏极连接所述第一上拉节点、源极连接所述第一电平信号端；

所述第三薄膜晶体管的栅极连接所述第一下拉节点、漏极连接所述第一上拉节点、源极连接所述第一电平信号端；

所述第十五薄膜晶体管的栅极连接复位控制端、漏极连接所述第一上拉节点、源极连接所述第一电平信号端。

4.根据权利要求1所述的移位寄存器，其特征在于，所述第二下拉模块包括：第四薄膜晶体管和第五薄膜晶体管；

所述第四薄膜晶体管的栅极连接漏极，所述栅极和所述漏极连接电压信号输入端，源极连接所述第五薄膜晶体管的漏极；

所述第五薄膜晶体管的栅极连接第一上拉节点，源极连接所述第二电平信号端；

或，

所述第二下拉模块包括：第四薄膜晶体管、第五薄膜晶体管、第十七薄膜晶体管和第十八薄膜晶体管；

所述第十七薄膜晶体管的栅极连接漏极、所述栅极和所述漏极连接电压信号输入端、源极连接所述第十八薄膜晶体管的漏极和所述第四薄膜晶体管的栅极；

所述第十八薄膜晶体管的栅极连接所述第一上拉节点、漏极连接所述第十七薄膜晶体管的源极和所述第四薄膜晶体管的栅极、源极连接所述第二电平信号端；

所述第四薄膜晶体管的栅极连接所述第十八薄膜晶体管的漏极和所述第十七薄膜晶体管的源极、所述漏极连接电压信号输入端，源极连接所述第五薄膜晶体管的漏极；

所述第五薄膜晶体管的栅极连接第一上拉节点，源极连接所述第二电平信号端。

5.根据权利要求1所述的移位寄存器，其特征在于，所述第一上拉模块包括：第六薄膜晶体管和第七薄膜晶体管；

所述第六薄膜晶体管的栅极连接所述第一上拉节点、漏极连接所述电压信号输入端、源极连接所述第二上拉节点；

所述第七薄膜晶体管的栅极连接所述使能信号输入端、漏极连接所述电压信号输入端、源极连接所述第二上拉节点。