[发明专利]数据通路的保护电路、方法、装置及计算机可读存储介质

权利要求书

1.一种数据通路的保护电路，包括：输入处理电路、输出处理电路和比较模块；

所述输入处理电路与所述数据通路的输入数据总线电连接，所述输出处理电路与所述数据通路的输出数据总线电连接，所述数据通路的输入端与所述输入数据总线电连接，所述数据通路的输出端与所述输出数据总线电连接；

所述比较模块分别与所述输入处理电路和所述输出处理电路电连接；

所述输入处理电路用于按照预设校验方式，对输入数据帧进行校验运算，以得到第一运算结果；

所述输出处理电路用于按照所述预设校验方式，对与所述输入数据帧对应的输出数据帧进行校验运算，以得到第二运算结果；

所述比较模块用于获取所述第一运算结果和所述第二运算结果，并基于所述第一运算结果和所述第二运算结果，生成所述数据通路的第一错误报警信号。

2.根据权利要求1所述的保护电路，其中，所述输入处理电路包括：第一信号产生模块和第一处理模块；

所述第一信号产生模块与所述第一处理模块电连接，所述第一处理模块还与所述比较模块电连接；

所述第一信号产生模块用于在基于输入控制信号，确定所述第一处理模块获取了完整的所述输入数据帧的情况下，生成输入帧结尾信号，并向所述第一处理模块发送所述输入帧结尾信号；

所述第一处理模块用于响应于来自所述第一信号产生模块的所述输入帧结尾信号，得到并输出所述第一运算结果，以便所述比较模块获取所述第一运算结果。

3.根据权利要求2所述的保护电路，其中，所述保护电路还包括：存储模块；

所述存储模块分别与所述第一信号产生模块、所述第一处理模块和所述比较模块电连接；

所述第一信号产生模块还用于在基于输入控制信号，确定所述第一处理模块获取了完整的所述输入数据帧的情况下，生成数据写入信号，并向所述存储模块发送所述数据写入信号；

所述第一处理模块具体用于响应于来自所述第一信号产生模块的所述输入帧结尾信号，向所述存储模块发送所述第一运算结果；

所述存储模块用于响应于来自所述第一信号产生模块的所述数据写入信号，存储来自所述第一处理模块的所述第一运算结果，所述存储模块还用于向所述比较模块发送所述第一运算结果。

4.根据权利要求2所述的保护电路，其中，所述第一处理模块包括：第一信号处理单元和第一校验单元；

所述第一信号处理单元与所述第一校验单元电连接，所述第一校验单元还分别与所述第一信号产生模块和所述比较模块电连接；

所述第一信号处理单元用于基于输入控制信号，对输入数据信号中的有效信号进行采样和打包处理，并发送第一采样打包结果至所述第一校验单元；

所述第一校验单元用于基于来自所述第一信号处理单元的所述第一采样打包结果，生成所述输入数据帧经校验运算后得到的所述第一运算结果。

5.根据权利要求1所述的保护电路，其中，所述保护电路还包括：控制信号检测模块；

所述控制信号检测模块用于在输入控制信号中携带的有效数据量与预设数据量不同，和/或输入控制信号中携带的帧传输占用时长超过预设时长的情况下，生成所述数据通路的第三错误报警信号。

6.根据权利要求1所述的保护电路，其中，所述输出处理电路包括：第二信号产生模块和第二处理模块；

所述第二信号产生模块分别与所述第二处理模块和所述比较模块电连接，所述第二处理模块还与所述比较模块电连接；

所述第二信号产生模块用于在基于输出控制信号，确定所述第二处理模块获取了完整的所述输出数据帧的情况下，生成输出帧结尾信号和比较使能信号，并将所述输出帧结尾信号发送至所述第二处理模块，且将所述比较使能信号发送至所述比较模块；

所述第二处理模块用于响应于来自所述第二信号产生模块的所述输出帧结尾信号，得到并发送所述第二运算结果至所述比较模块；

所述比较模块具体用于响应于来自所述第二信号产生模块的所述比较使能信号，比较所述第一运算结果和所述第二运算结果，且在比较结果为所述第一运算结果和所述第二运算结果不匹配的情况下，生成所述第一错误报警信号。