[发明专利]像素电路、其计算实际强度值的方法及像素阵列

权利要求书

1.一种像素电路，该像素电路包含：

第一电路，该第一电路包含：

光二极管，该光二极管用于在曝光期间进行曝光；

转移晶体管；及

第一电容，该第一电容用于通过所述转移晶体管储存所述光二极管产生的电荷以产生第一电压值；以及

第二电路，该第二电路包含：

控制电路，该控制电路连接所述第一电容，用于在所述转移晶体管被导通以将所述光二极管产生的所述电荷转移至所述第一电容之前，根据所述第一电容上的电压降产生控制信号；及

计时电路，该计时电路连接所述控制电路，用于根据所述控制信号决定所述计时电路内的第二电容的放电时间，以产生第二电压值，

其中，所述第一电压值与光强度相关，而所述第二电压值与溢位时间相关。

2.根据权利要求1所述的像素电路，其中所述计时电路包含：

所述第二电容；

定电流源；及

控制晶体管，该控制晶体管连接于所述定电流源及所述第二电容之间，用于根据所述控制信号关闭所述定电流源对所述第二电容的放电。

3.根据权利要求2所述的像素电路，其中，

当所述光二极管在所述曝光期间中发生溢位时，所述控制电路根据所述控制信号控制所述控制晶体管相对所述溢位关闭所述定电流源对所述第二电容的所述放电，及

当所述光二极管在所述曝光期间中未发生所述溢位时，所述定电流源对所述第二电容放电至所述曝光期间结束。

4.根据权利要求2所述的像素电路，其中所述计时电路还包含：

重置晶体管，该重置晶体管用于在读取期间重置所述第二电容的电位；及

读取晶体管，该读取晶体管用于在所述读取期间读出所述第二电容的所述第二电压值，

其中，所述重置晶体管用于在所述读取期间重置所述第二电容的所述电位，以在所述读取期间中所述第二电容的所述重置的前后分别读出电压值来对所述第二电容进行相关性双重取样。

5.根据权利要求1所述的像素电路，其中所述第一电路还包含：

重置晶体管，该重置晶体管用于在重置期间重置所述第一电容的电位；及

读取晶体管，该读取晶体管用于在读取期间读出所述第一电容的所述第一电压值，

其中，所述转移晶体管用于在所述读取期间转移所述光二极管的所述电荷至所述第一电容，以在所述读取期间中转移电荷至所述第一电容的前后分别读出电压值来对所述第一电容进行相关性双重取样。

6.根据权利要求1所述的像素电路，其中所述第一电容及所述第二电容连接至相同的读取线，且该读取线依序读出所述第二电压值及所述第一电压值。

7.一种像素阵列，该像素阵列包含：

多个正常像素及至少一个假像素，其中

所述多个正常像素的每一者包含：

第一电路，该第一电路包含：

光二极管，该光二极管用于在曝光期间进行曝光；

转移晶体管；及

第一电容，该第一电容用于通过所述转移晶体管储存所述光二极管产生的电荷以产生第一电压值；以及

第二电路，该第二电路包含：

控制电路，该控制电路连接所述第一电容，用于在所述转移晶体管被导通以将所述光二极管产生的所述电荷转移至所述第一电容之前，根据所述第一电容上的电压降产生控制信号；及

计时电路，该计时电路连接所述控制电路，用于根据所述控制信号决定所述计时电路内的第二电容的放电时间，以产生第二电压值；

其中，所述至少一个假像素与所述正常像素具有相同电路结构，且所述至少一个假像素的第二电容用于产生参考电压值；及

其中，所述第一电压值与所述参考电压值及所述第二电压值的比值的乘积用作为实际强度值。

8.根据权利要求7所述的像素阵列，其中所述至少一个假像素上覆盖有不透光层，該不透光层使得所述至少一个假像素的光二极管在所述曝光期间无法被曝光。