[发明专利]显示装置和系统

权利要求书

1.一种逻辑电路，其布置成为像素化显示装置的一行输出像素位置值x流，以计算对应的软件函数值F(x)，以在像素化显示装置的[m×n]个像素上显示；

其中，所述流包括从0到n-1的顺序数字；

其中，所述逻辑电路包括一单位加法模块和p个流水线模块，其中p为大于1的整数；

其中，所述流水线模块具有从v＝0到v＝p-1的相应各个流水线标识值v；

其中，所述单位加法模块布置为在预定时间周期内共同向所述p个流水线模块中的每个提供多位二进制输入i；

其中，对于预定时间周期，每个流水线模块布置为：

从单位加法模块接收多位二进制输入i；

将其各个流水线标识值v的二进制表示附加到接收的多位二进制输入i；以及

输出唯一多位二进制输出o_v，其包括接收的多位二进制输入i和其各个流水线标识值v的二进制表示的组合。

2.如权利要求1所述的逻辑电路，其中，对于预定时间周期，来自流水线模块的唯一多位二进制输出o_v包括作为其最高有效位的接收的多位二进制输入i和作为其最低有效位的流水线的各个流水线标识值v的二进制表示。

3.如权利要求1或2所述的逻辑电路，其中，所述单位加法模块布置为：

在第一预定时间周期内向p个流水线模块中的每个提供第一多位二进制输入i₁；并且

在紧接在第一预定时间周期之后的第二预定时间周期内，向p个流水线模块中的每个提供第二多位二进制输入i₂；

其中，所述第二多位二进制输入i₂比所述第一多位二进制输入i₁大单个整数1。

4.如权利要求1或2所述的逻辑电路，其中，标识对应流水线模块的各个流水线标识值的每个二进制表示具有与标识对应的相应其他流水线模块的各个流水线标识值的其他二进制表示中的每个相同的位数。

5.如权利要求1或2所述的逻辑电路，其中，所述逻辑电路布置成为像素化显示装置的一行输出像素位置值x流，该像素化显示装置在每个预定时间周期中需要预定数量k的像素值，其中，k是包括在p个流水线模块内的流水线模块数量的因子，从而k的值能够乘以正整数以得出p的值。

6.如权利要求4所述的逻辑电路，其中，所述p个流水线模块中的每个布置为在与所述相应其他流水线模块中的每个基本相同的时间对于预定时间周期输出其唯一多位二进制输出o_v。

7.如权利要求1或2所述的逻辑电路，其中，用于在像素化显示装置的[n×m]个像素上显示的软件函数值F(x)包括透镜函数或光栅函数的值。

8.如权利要求7所述的逻辑电路，其中，提供所述透镜函数或光栅函数以与全息图结合显示在像素化显示装置上。

9.一种包括如任一前述权利要求所述的逻辑电路的逻辑装置，其中，所述装置包括专用集成电路ASIC或可编程逻辑装置PLD。

10.如权利要求9所述的逻辑装置，其中，所述装置包括具有现场可编程门阵列FPGA的可编程逻辑装置。

11.一种全息投影仪，包括：

如权利要求9或10所述的装置；

像素化显示装置，其布置为显示包括根据所述像素位置值x流计算的软件函数值F(x)的光调制图案；以及

光源，其布置成用波长λ的光照射光调制图案。

12.如权利要求11所述的全息投影仪，其中，所述装置还布置为将根据所述像素位置值x流计算的软件函数值F(x)添加到全息像素值流的全息像素值以形成显示值数据流，其中，所述光调制图案是根据逻辑装置提供给像素化显示装置的显示值流形成的。