[发明专利]用于数字电路设计的综合用HDL的RTL描述的方法

说明书

本发明涉及一种用于数字电路设计的综合用硬件描述语言(HDL)的寄存器级(RTL)描述的方法，该方法使用至少一个综合引擎。

技术领域

本发明涉及使用至少一个综合引擎的用于数字电路设计的综合用硬件描述语言(hardware description language，HDL)的寄存器传输级(register transfer level，RTL)描述的方法，该方法能够将较新版本的行为语法转换为较旧版本的行为语法。

背景技术

逻辑综合引擎或工具通常用于将通常在RTL级别的所需电路行为的抽象规范转换为以逻辑门的形式的设计实施。如图1所示，用户将使用任何合适的HDL以RTL描述的形式编写描绘所需电路行为的程序。此后，基于含有标准单元的特定技术库，由综合工具编译所述HDL代码，以逻辑形式将所述HDL代码解释为包括所述标准单元的网表。

HDL代码包括可由所述综合工具识别的语法。通常，HDL代码的语法将由相应的HDL代码不时地更新。例如，将IEEE 1076-2008/VHDL-2008语法更新为IEEE 1076-2019/VHDL-2019，由此前者的语法可以不同于后者的。此时，如果程序员使用HDL的特定版本，则程序员受限于该特定版本的软件特征。如果程序员使用仅支持所述HDL的较旧版本的特征的编译器，则程序员将需要使用适用于较旧软件版本的较旧语法重写代码，这是非常繁琐和无效的。

如果所述用户具有对用综合工具下载的如计算机等计算设备的物理访问权，则用户此时仅能够执行逻辑综合。通常，如果用户需要远程使用综合工具，则用户需要使用如TeamViewer等远程访问软件。这可能导致非常缓慢的进程，并且还需要事先安装此类远程访问软件。

因此，通过使用至少一个综合引擎的用于数字电路设计的综合用硬件描述语言(HDL)的寄存器传输级(RTL)描述的方法来减轻缺点将是有利的，该方法能够将较新版本的行为语法转换为较旧版本的行为语法。

发明内容

因此，本发明的主要目的是提供一种用于数字电路设计的综合用HDL的RTL描述的方法，本质上是一种简单易用的编译器。

本发明的又一目的是提供一种用于数字电路设计的综合用HDL的RTL描述的方法，该方法可用于任何平台。

本发明的又一个目的是提供一种用于数字电路设计的用HDL综合RTL描述的方法，该方法可以容易地支持任何新的语法。

本发明的其他目的随着对本发明的以下详细说明的理解将变得显而易见，或者在实际中应用本发明时将变得显而易见。

根据本发明的优选实施例，提供以下内容：

一种用于数字电路设计的用硬件描述语言(HDL)综合寄存器传输级(RTL)描述的方法，该方法使用至少一个综合引擎，包括以下步骤：

(i)在较新版本的行为语法中获得所述用HDL的RTL描述；

(ii)基于至少一个规则数据库比较每个所述较新版本的行为语法，以将所述较新版本的行为语法转换为较旧版本的行为语法。

附图说明

在结合附图研究了详细说明之后，将发现本发明的其他方面及其优点，在这些附图中：

图1示出了用于将用HDL代码的RTL描述综合为网表的通用综合工具的框图。

图2示出了将较新版本的行为语法转换为较旧版本的行为语法的本发明的示例方法之一的流程图。

图3示出了阐明本发明的方法如何通过至少一个互联网浏览器可由前端用户界面远程访问的框图。

具体实施方式