[发明专利]一种磁耦数字隔离器中噪声的数字分离方法

说明书

一种磁耦数字隔离器中噪声的数字分离方法，磁耦数字隔离器中编码模块用于在磁耦数字隔离器输入信号的每一次上升沿和每一次下降沿都产生连续的两个脉冲信号并输入到隔离变压器的初级线圈中，使得隔离变压器的次级线圈感应并产生次级线圈输出信号；磁耦数字隔离器负载端的变化会产生噪声信号，噪声信号与次级线圈输出信号共同作为解码模块的输入信号；解码模块用于检测解码模块的输入信号，当出现上升沿并等待设定时间后判断此时解码模块的输入信号为噪声信号还是次级线圈输出电压，若为噪声信号则解码模块的输出信号保持不变，若为次级线圈输出电压则将解码模块的输出信号翻转，从而实现磁耦数字隔离器的负载驱动信号与输入信号同步。

技术领域

本发明属于集成电路技术领域，涉及一种用于对磁耦数字隔离器中共模噪声的数字分离方法。

背景技术

在大型电机应用中，当电机控制开关电路在桥电压中产生步进变化时，隔离栅上的共模电压变化可能会产生噪声。磁耦数字隔离器对这种噪声尤为敏感，目前已有的几种有效的噪声抑制方法有：基于隔离器信号噪声的幅频特性，利用高通滤波器和电压阈值来改善CMR(共模噪声抑制能力)；引入两个次级线圈，通过次级线圈的交叉配置将有用的差模信号加倍并抵消无用的共模噪声信号，以此抑制隔离器的噪声；新增一路具有低频率抖动的时钟信号隔离通道，将该时钟信号与控制信号共同作为接收端触发器的输入，利用时钟信号屏蔽控制信号的抖动，达到抑制噪声的目的。

以上几种方法均可一定程度上提高隔离器的抗噪性能，但不论是高通滤波器、额外引入的次级线圈还是新增的时钟信号隔离通道，都无疑较大程度增加了电路的复杂度和成本，并且为电路的设计带来新的难题。

发明内容

针对现有基于磁耦数字隔离器的噪声抑制方法在电路设计和抗噪性能之间无法很好的平衡的问题，本发明提出一种磁耦数字隔离器中噪声的数字分离方法，能够兼顾磁耦数字隔离器的电路设计简便性和实际抗噪性能。

本发明的技术方案为：

一种磁耦数字隔离器中噪声的数字分离方法，所述磁耦数字隔离器包括编码模块、隔离变压器、解码模块和负载，所述编码模块将所述磁耦数字隔离器的输入信号进行编码并产生脉冲信号输入到所述隔离变压器的初级线圈中，使得所述隔离变压器的次级线圈感应并产生次级线圈输出信号；所述解码模块用于产生输出信号控制所述负载；负载端的变化会产生噪声信号，所述噪声信号与所述次级线圈输出信号共同作为所述解码模块的输入信号；

所述磁耦数字隔离器中噪声的数字分离方法用于将输入到所述解码模块中的所述次级线圈输出电压和所述噪声信号进行分离，使得所述解码模块仅根据所述次级线圈输出电压控制所述负载；

所述磁耦数字隔离器中噪声的数字分离方法包括如下步骤：

步骤一、利用所述编码模块在所述磁耦数字隔离器输入信号的每一次上升沿和每一次下降沿都产生连续的两个脉冲信号；所述编码模块每次产生脉冲信号，所述隔离变压器的次级线圈会产生对应的次级线圈输出电压；

步骤二、检测所述解码模块的输入信号，在检测到所述解码模块的输入信号出现上升沿并等待设定时间后，判断此时所述解码模块的输入信号为噪声信号还是次级线圈输出电压，所述设定时间不少于所述脉冲信号脉宽的两倍；

步骤三、若所述步骤二的判断结果为噪声信号，则返回步骤二，同时所述解码模块的输出信号保持不变；若所述步骤二的判断结果为次级线圈输出电压，则将所述解码模块的输出信号翻转。