[发明专利]一种基于FPGA+DSP的软件化雷达在线可重构平台及实现方法

权利要求书

1.一种基于FPGA+DSP的软件化雷达在线可重构平台，其特征在于，所述在线可重构平台为四层结构，从上向下依次为人机交互模块、重构核心层、操作系统层和硬件层；

所述人机交互模块包括控制界面和显示界面；所述控制界面负责方案规划、系统建模、参数配置和指令下发；所述显示界面负责对雷达信号的处理结果进行保存和显示；

所述重构核心层包括组件库、组件管理和重构管理；所述组件库包含完备的雷达算法组件库，或根据雷达功能需求基于组件标准化模型进行自定义组件研发；

所述操作系统层基于SYS/BIOS实时操作系统，负责动态管理DSP内部的任务、线程、中断以及硬件资源的管理配置；

所述硬件层为软件化雷达硬件处理平台，括AD、FPGA、DSP、前端设备，负责执行计算、存储、通信任务。

2.根据权利要求1所述的一种基于FPGA+DSP的软件化雷达在线可重构平台，其特征在于，所述雷达算法组件库包括PC、MTI、MTD、CFAR算法组件。

3.根据权利要求1所述的一种基于FPGA+DSP的软件化雷达在线可重构平台，其特征在于，所述组件库采用XML电子表单对组件的参数进行描述。

4.一种基于FPGA+DSP的软件化雷达在线可重构实现方法，其特征在于，包括以下步骤：

步骤1：建立软件化雷达组件标准化模型；

步骤2：设计软件化雷达系统方案，根据软件化雷达系统方案搭建硬件处理平台；

步骤3：配置软件化雷达系统方案及参数，分配硬件处理平台DSP各个核的任务；

步骤4：硬件处理平台上电运行，引导程序加载DSP主控核程序；

步骤5：上位机进行软件化雷达系统搭建配置，将配置信息发送到DSP主控核；

步骤6：DSP主控核根据配置信息，分配算法组件到DSP算法核，设置DSP每个算法核任务线程的优先级；

步骤7：通过硬件处理平台前端设备采集雷达信号数据；

步骤8：FPGA接收到雷达信号数据，发送中断通知DSP，数据通信线程开始运行；

步骤9：DSP通信核接收到雷达信号数据后，按照线程优先级顺序发送雷达信号数据到优先级最高的DSP算法核，

步骤10：DSP算法核对接收到的雷达信号数据进行处理，处理完成后返回给DSP通信核，DSP通信核接收到DSP算法核返回的处理数据后，把处理数据发送给次优先级的DSP算法核，以此类推；

步骤11：DSP通信核将所有DSP算法核的处理结果分别保存上传；

步骤12：上位机重构软件化雷达系统，发送在线重构指令，将重构后的配置信息发送到DSP主控核，将原始配置信息覆盖；

步骤13：DSP主控核收到重构指令，重新解析配置信息；根据新的配置信息，加载、卸载或升级算法核，重新分配DSP算法核的任务及任务优先级；

步骤14：重构后的DSP算法核重新运行新的处理程序；完成重构。