[发明专利]PIN探测器和跨阻放大器的光电单片集成芯片、制备方法在审
申请号: | 202110257855.2 | 申请日: | 2021-03-09 |
公开(公告)号: | CN113054912A | 公开(公告)日: | 2021-06-29 |
发明(设计)人: | 王宁;赵柏秦 | 申请(专利权)人: | 中国科学院半导体研究所 |
主分类号: | H03F1/02 | 分类号: | H03F1/02;H03F3/189;H03F3/20 |
代理公司: | 中科专利商标代理有限责任公司 11021 | 代理人: | 周天宇 |
地址: | 100083 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | pin 探测器 放大器 光电 单片 集成 芯片 制备 方法 | ||
1.一种PIN探测器和跨阻放大器的光电单片集成芯片,其特征在于,包括:
硅基PIN探测器、横向NPN三极管、第一电阻和第二电阻;
其中,所述横向NPN三极管、第一电阻和第二电阻构成跨阻放大器,与所述硅基PIN探测器连接;
所述硅基PIN探测器用于探测激光信号,产生电流信号;
所述跨阻放大器用于放大和输出所述电流信号。
2.根据权利要求1所述的光电单片集成芯片,其特征在于,包括:
所述光电单片集成芯片由下至上依次包括N+硅层、本征层、金属电极层,按照横向分布分为光照区和非光照区;
其中,所述硅基PIN探测器设于所述光照区,所述横向NPN三极管、第一电阻和第二电阻设于所述非光照区。
3.根据权利要求2所述的光电单片集成芯片,其特征在于,所述光照区的本征层中设有第一P+层,所述光照区的第一P+层、本征层、N+硅层构成所述硅基PIN探测器。
4.根据权利要求2所述的光电单片集成芯片,其特征在于,所述非光照区的本征层中分别设有第一隔离区和第二隔离区,所述横向NPN三极管设于所述第一隔离区中,所述第一电阻、第二电阻设于所述第二隔离区中。
5.根据权利要求2所述的光电单片集成芯片,其特征在于,所述金属电极层上设有多个电极,分别与所述硅基PIN探测器的P+层、N+硅层以及所述横向NPN三极管的各极、所述第一电阻和第二电阻连接,所述多个电极按照预设电路连接,形成将所述硅基PIN探测器的输出信号进行放大的电路。
6.根据权利要求5所述的方法,其特征在于,所述光照区和所述非光照区之间的本征层中设有通孔,所述金属电极层上与所述硅基PIN探测器的N+硅层连接的电极经过所述通孔连接至所述N+硅层。
7.根据权利要求4所述的光电单片集成芯片,其特征在于,所述第一隔离区中设有第二P+层,所述第二隔离区中设有第三P+层,与所述金属电极层上设置与所述第二P+层和所述第三P+层对应的电极连接。
8.根据权利要求5所述的光电单片集成芯片,其特征在于,所述多个电极之间通过SiO2隔离。
9.根据权利要求1所述的光电单片集成芯片,其特征在于,还包括:
隔直电容,用于隔离所述电流信号中包括的直流电信号。
10.一种制备方法,应用于制备权利要求1~9所述的光电单片集成芯片,其特征在于,包括:
在N+型硅衬底上外延生长本征层;
在所述本征层上的两处分别注入硼离子,形成第一隔离区和第二隔离区;
分别在所述第一隔离区和所述第二隔离区注入磷离子,在所述第一隔离区形成横向NPN三极管的集电极、发射极,在所述第二隔离区形成第一电阻和第二电阻;
在所述第一隔离区、第二隔离区以及所述本征区除所述第一隔离区、第二隔离区之外的区域分别注入硼离子,分别形成第二P+层、所第三P+层和第一P+层;
在所述本征层表面沉积SiO2作为湿法腐蚀本征层的掩蔽层,光刻出刻蚀窗口,刻蚀出金属接触孔,形成多个金属电极;
重新沉积SiO2作为钝化减反膜,套刻形成所述多个金属电极互连;
其中,所述第一P+层、本征层、N+型硅衬底构成的硅基PIN探测器,所述多个金属电极的互联使所述NPN三极管与第一电阻和第二电阻构成跨阻放大器,并且与所述硅基PIN探测器连接,形成了使基PIN探测器的输出进行放大的电路。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院半导体研究所,未经中国科学院半导体研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110257855.2/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种用于提升商品信息视觉识别方法
- 下一篇:一种用于半导体设备的尾气管装置