[发明专利]一种应用于伺服电机驱动器的同步控制系统及方法

权利要求书

1.一种应用于伺服电机驱动器的同步控制系统，其特征在于，包括主站，所述主站分别与多个伺服电机驱动器连接，每个伺服电机驱动器包括EtherCAT从站芯片、DSP处理器芯片及FPGA芯片，所述EtherCAT从站芯片通过网线与主站通信，所述DSP处理器芯片与EtherCAT从站芯片通信连接，接收主站对EtherCAT从站发出的控制信号，并回传信息，所述FPGA芯片接收DSP处理器芯片的控制信号，向驱动板输出SVPWM控制信号进一步驱动伺服电机；并且每个伺服电机驱动器接收主站控制信号及执行指令的时间都是相等；

所述FPGA芯片包括同步脉冲处理单元，所述同步脉冲处理单元包括：

同步脉冲接收器，用于接收同步脉冲和控制指令；

脉冲检测器，将同步脉冲转换为时序控制器可检测的同步电平信号；

指令缓存器，用于存储控制指令；

FPGA执行检测器，用于检测FPGA芯片目前内部工作状况，所述工作状况包括周期空闲时间、执行指令阶段及输出控制量阶段；

时序控制器，根据脉冲检测器的电平信号、指令缓冲器的缓存指令及工作状况，发出FPGA芯片执行的同步脉冲和缓存后的控制指令；

保证每个伺服电机驱动器接收主站控制信号及执行指令的时间都是相等，

具体为：

在同一个通信周期内，主站通过EtherCAT从站芯片向DSP处理器芯片发送同步脉冲及控制指令；

DSP处理器芯片在T1时间后，向FPGA芯片发出同步脉冲及转矩控制指令信号，T1时间保证所有DSP处理器芯片能够处理完毕；

FPGA芯片接收DSP处理器芯片的同步脉冲，并判断FPGA芯片处于何种工作阶段，进行相应处理后，确认FPGA芯片接收脉冲信号和控制执行，并在T2时间内，FPGA芯片根据DSP处理器芯片的指令，计算完成相应控制量，在T2时间后输出；

判断FPGA芯片处于何种状态，同步脉冲单元执行过程如下：

当FPGA芯片处于周期空闲阶段时，同步处理单元将接收到的同步脉冲和控制指令直接输出；

当FPGA芯片处于执行指令阶段或输出控制量阶段时，同步脉冲处理单元进入如下处理过程：

同步脉冲接收器接收到指令，并发送给脉冲检测器和指令缓存器；

脉冲检测器将同步脉冲转换为电平信号，指令缓存器将指令储存，以防指令丢失；

时序控制器先检测FPGA芯片执行检测器的输出，若系统处于空闲状态，则进入下一步，否则，继续检测其是否为空闲状态；

时序控制器输出新的同步脉冲和经过缓存的控制指令到下一级系统，并触发下一次的执行指令阶段和输出控制量阶段；

时序控制器给脉冲检测器发出信号，清除同步电平信号。

2.根据权利要求1所述的同步控制系统，其特征在于，所述DSP处理器芯片采用TMS320F28335。

3.根据权利要求1所述的同步控制系统，其特征在于，所述FPGA芯片采用CYCLONE4-EP4CE15。

4.根据权利要求1所述的同步控制系统，其特征在于，所述DSP处理器芯片与FPGA芯片之间是采用外部接口通信方法。

5.根据权利要求1所述的同步控制系统，其特征在于，DSP处理器芯片使用数据地址线与EtherCAT从站芯片连接，获取主站发来的信息，并向FPGA芯片发出控制信号，所述控制信号包括同步脉冲信号及控制指令。

6.根据权利要求5所述的同步控制系统，其特征在于，控制指令和同步脉冲采用间隔输出。

7.根据权利要求1所述的同步控制系统，其特征在于，T1和T2小于通信控制周期。