[发明专利]一种计时控制电路及计时控制系统

说明书

本发明提供一种计时控制电路及计时控制系统，计时控制电路包括输入控制模块、开关模块、存储电容、恒流源充电模块、比较模块和触发及锁存模块；输入控制模块包括第一输入端、第二输入端、第三输入端、第一输出端和第二输出端，输入控制模块的第一输入端作为计时控制电路的输入端；开关模块包括第一控制端、第二控制端、参考电压输入端、接地端和输入端；开关模块的第一控制端与输入控制模块的第一输出端连接，开关模块的第二控制端与输入控制模块的第二输出端连接；本发明提供的计时控制电路及计时控制系统，不使用高频时钟电路作为基本计时单元，从而减小高频时钟电路对模拟电路的噪声耦合、干扰以及功耗。

技术领域

本发明涉及计时控制领域，特别是涉及一种计时控制电路及计时控制系统。

背景技术

计时控制电路广泛应用于各种数模混合电路中，例如在传感器微弱信号检测系统中，计时控制电路应用于闭环反馈控制中，与可变增益模块配合，可以构成闭环自动增益控制电路，使电路根据现有环境干扰和噪声水平以某个时间常数或频率自动调节增益，提高检测的灵敏度。在数字电路系统应用中，某些时候要求系统记忆在前一状态下所用时间，以便之后对时序进行调整。这时也需要计时控制电路。

传统的计时控制电路多采用数字方式，即有一个精准的时钟源电路，通过数字逻辑方式实现复杂的计时功能。在计时精度不高的情况下，有时为避免使用高频时钟电路，也采用模拟电路方式实现一定的计时控制功能。

传统数字逻辑方式的计时控制电路，需要采用高频时钟电路作为计时计数基本单元，当应用于模拟电路中时，由于衬底耦合以及电源耦合，容易造成对高性能模拟电路的噪声耦合及干扰。

发明内容

本发明实施例提供的一种计时控制电路及计时控制系统，不使用高频时钟电路作为基本计时单元，从而使计时控制电路不受高频时钟电路的噪声耦合及干扰。

第一方面，本发明实施例提供一种计时控制电路，包括输入控制模块、开关模块、存储电容、恒流源充电模块、比较模块和触发及锁存模块；

所述输入控制模块包括第一输入端、第二输入端、第三输入端、第一输出端和第二输出端，所述输入控制模块的第一输入端作为所述计时控制电路的输入端；

所述开关模块包括第一控制端、第二控制端、参考电压输入端、接地端和输入端；所述开关模块的第一控制端与所述输入控制模块的第一输出端连接，所述开关模块的第二控制端与所述输入控制模块的第二输出端连接，所述开关模块的参考电压输入端接入参考电压信号；

所述存储电容与所述开关模块连接，所述存储电容用于在所述开关模块的工作状态切换时保持其两端的电位；

所述恒流源充电模块包括第一电源输入端、第二电源输入端、接地端、控制端和充电端；所述恒流源充电模块的第一电源输入端接入第一电源，所述恒流源充电模块的第二电源输入端接入第二电源，所述恒流源充电模块的充电端与所述开关模块的输入端连接；所述恒流源充电模块用于在其控制端的控制下对所述充电端充电；

所述比较模块包括第一输入端、第二输入端、第一输出端和第二输出端，所述比较模块的第一输入端接入所述参考电压信号，所述比较模块的第二输入端与所述恒流源充电模块的充电端连接，所述比较模块的第一输出端作为所述计时控制电路的输出端，所述比较模块的第二输出端与所述比较模块的第一输出端电位相反；

所述触发及锁存模块包括触发端、第一输出端和第二输出端，所述触发及锁存模块的触发端与所述比较模块的第二输出端连接，所述触发及锁存模块的第一输出端与所述输入控制模块的第二输入端连接，所述触发及锁存模块的第二输出端与所述输入控制模块的第三输入端连接。

可选的，所述恒流源充电模块还包括第一晶体管和第二晶体管；

所述第一电源与所述恒流源充电模块的第一电源输入端连接，所述第二电源与所述恒流源充电模块的第二电源输入端连接；