[发明专利]FPGA测试程序更新方法、装置、电子设备及存储介质

说明书

本发明涉及计算机技术领域，公开了一种FPGA测试程序更新方法、装置、电子设备及存储介质。所述方法包括：获取待更新FPGA比特流，并根据测试任务获取更新测试文件；根据更新测试文件对待更新FPGA比特流进行更新，以获取对应于更新测试文件的更新FPGA比特流；根据更新FPGA比特流对FPGA验证模块进行配置，以实现测试程序更新。本发明通过上述方法，将测试程序合并到FPGA比特流里，从而避免重新综合FPGA设计。这种替换方式相对于现有技术烧写Flash并重新综合，所需时间更少，提升了测试效率。另一方面，可以用不同的测试程序批量生成各自的比特流，提升了测试的自由度与便利性。

技术领域

本发明涉及计算机技术领域，尤其涉及一种FPGA测试程序更新方法、装置、电子设备及存储介质。

背景技术

验证在RISC-Ⅴ（Reduced Instruction Set Computing Five，精简指令集五）处理器设计中起着非常重要的作用。由于处理器的FPGA（Field Programmable Gate Array，现场可编程逻辑门阵列）原型验证运行速度快，更接近处理器的真实运行环境，成为RISC-V处理器的重要的验证手段。

在验证过程中，需要运行大量的测试用例来验证处理器核的功能正确性和进行性能评估。因此，需要不断地更新测试程序。目前的程序更新方法均要将程序烧写至Flash芯片（编码型快闪记忆体），而烧写所需的时间长。处理器核验证需要运行大量的测试程序，读写Flash芯片将消耗大量的时间。虽然上位机可以通过JTAG（Joint Test Action Group，联合测试工作组接口）直接配置FPGA，从而省略烧写过程，但是上述方法每次更新程序都要重新综合整个FPGA设计，而根据设计规模大小不同，综合过程往往花费很长时间（例如：几十分钟以上）。

上述内容仅用于辅助理解本发明的技术方案，并不代表承认上述内容是现有技术。

发明内容

本发明的主要目的在于提供一种FPGA测试程序更新方法、装置、电子设备及存储介质，旨在解决现有技术中FPGA验证模块FPGA测试程序更新所需时间长的技术问题。

为实现上述目的，本发明提供了一种FPGA测试程序更新方法，所述方法包括：

获取待更新FPGA比特流，并根据测试任务获取更新测试文件；

根据所述更新测试文件对所述待更新FPGA比特流进行更新，以获取对应于所述更新测试文件的更新FPGA比特流；

根据所述更新FPGA比特流对FPGA验证模块进行配置，以实现测试程序更新。

可选地，所述获取待更新FPGA比特流，并根据测试任务获取更新测试文件的步骤，具体包括：

获取待更新FPGA比特流，所述待更新FPGA比特流中不包括测试程序；

根据测试任务生成对应的更新测试文件。

可选地，所述根据所述更新测试文件对所述待更新FPGA比特流进行更新，以获取对应于所述更新测试文件的更新FPGA比特流的步骤，具体包括：

将所述更新测试文件储存在所述待更新FPGA比特流的指令存储器中，以获取对应于所述更新测试文件的更新FPGA比特流。

可选地，所述获取待更新FPGA比特流，并根据测试任务获取更新测试文件的步骤，具体包括：

获取初始测试程序，并根据所述初始测试程序生成待更新FPGA比特流；

根据测试任务生成对应的更新测试文件。

可选地，所述根据所述更新测试文件对所述待更新FPGA比特流进行更新，以获取对应于所述更新测试文件的更新FPGA比特流的步骤，具体包括：