[发明专利]一种异步电路及系统

说明书

本发明提供一种异步电路及系统，采用多个非易失性存储单元和多个完成检测单元；其中，每个完成检测单元与相邻的上一个非易失性存储单元和相邻的下一个非易失性存储单元进行数据交互，所述数据交互包括：在所述相邻的下一个非易失性存储单元中的计算单元完成内存计算后，该非易失性存储单元向所述完成检测单元发送完成响应信号，以及在所述完成检测单元对所述请求信号进行处理后，所述完成检测单元向相邻的上一个非易失性存储单元发送寄存应答信号，本发明采用了非易失性器件作为存储单元，减少了系统的静态功耗，具有低功耗存储的特点，并且由于根据每个单元实际的运行时间来进行时间分配，节省了大量不必要的等待功耗。

技术领域

本发明涉及半导体领域，更具体的，涉及一种异步电路及系统。

背景技术

目前大规模集成电路芯片中，时钟控制以同步时钟控制为主，即所有的操作在同一个时钟信号的控制下进行运算或者等待运算。在电路中，为了优化时钟信号，将时钟信号经过多个缓冲单元搭建成时钟树，来控制不同的电路单元。随着芯片电路规模的逐渐变大，时钟树的规模也越来越大。由时钟树带来的时钟时延、时钟偏移等问题对电路运算造成的影响逐渐不可忽略。并且时钟功耗在总的电路功耗中占的比重也逐渐增大。

为了解决上述几个问题，电路设计者们提出异步电路的思想，即将不同的电路运算单元用不同的时钟信号控制，形成延时不敏感(DI：Delay Insensitive)电路，并在各个电路单元之间建立反馈信号(握手信号：K_o和K_i)，使得各个电路单元能够依次完成运算。

即使异步电路的思想能够节省一部分的时钟功耗，但由CMOS漏电流带来的静态功耗是所有基于CMOS电路都不能避免的。为了解决CMOS电路的静态功耗问题，科研人员提出许多新型技术，比如自旋电子器件。本专利将自旋电子器件应用于异步电路中，实现一种非易失异步电路流水线。该异步电路流水线既可以解决时钟功耗问题，又可以解决静态功耗问题，大大节省了电路的功耗。

发明内容

为了解决上述问题中的至少一个，本发明第一方面提供一种异步电路，包括：多个非易失性存储单元和多个完成检测单元；其中，每个完成检测单元与相邻的上一个非易失性存储单元和相邻的下一个非易失性存储单元进行数据交互，所述数据交互包括：

在所述相邻的下一个非易失性存储单元中的计算单元完成内存计算后，该非易失性存储单元向所述完成检测单元发送完成响应信号，以及在所述完成检测单元对所述响应信号进行处理后，所述完成检测单元向相邻的上一个非易失性存储单元发送寄存应答信号。

在优选的实施例中，所述非易失性存储单元包括至少一组MRAM非易失性存储单元。

在优选的实施例中，所述MRAM非易失性存储单元包括：

差分放大读取电路，用于存储数据的可靠性读取；

写入完成检测电路，用于控制写电路关闭；

MTJ写入电路，用于改变MTJ器件的状态，将输入数据写入MTJ器件内；

并联连接的一对MTJ单元，所述MTJ单元与所述差分放大读取电路耦接和MTJ写入电路耦接。

在优选的实施例中，所述MRAM非易失性存储单元包括：

预充电读取电路，用于存储数据的可靠性读取；

写入完成检测电路，用于控制写电路关闭；

MTJ写入电路，用于改变MTJ器件的状态，将输入数据写入MTJ器件内；

并联连接的一对MTJ单元，所述MTJ单元与所述预充电读取电路耦接和MTJ写入电路耦接。