[发明专利]集成电路后仿真参数网表的生成方法

说明书

本发明提供了一种集成电路后仿真参数网表的生成方法，包括：从仿真电路中生成电路网表，电路网表包含多级子电路ID号，对所述电路网表内的子电路ID号进行排序，以避免重复的子电路ID号；从排序后的电路网表和版图中进行寄生参数网表的提取，所述寄生参数网表包括电子元件ID号和电子元件的寄生电容参数，所述电子元件ID号和所述寄生电容参数一一对应；根据电子元件ID号嵌入到最末级的子电路ID中，在电路网表中查出对应的子电路，并在其中嵌入对应的寄生电容参数，以形成后仿真参数网表。所得的仿真网表就是含寄生电容参数的层次化网表。相比于现有技术，本发明可以得到占用空间更小的后仿真参数网表，可以使仿真时间缩短，节约资源和时间。

技术领域

本发明涉及半导体技术领域，尤其是涉及一种集成电路后仿真参数网表的生成方法。

背景技术

随着工艺的不断进步，寄生效应如寄生电容对集成电路带来的性能影响已不容忽视，对深亚微米的集成电路设计尤其需考虑这方面因素的影响。具体的，集成电路中包含多个电子元件，每个元件都可能产生寄生电容，而这些寄生电容是在之前设计电路时没有考虑的，因此会对实际的电路有影响，所以可以采用后仿真测试的方法以测试包含寄生电容的电路是否符合设计要求。

“后仿真”指的是版图设计完成以后，将版图的线路设计转成仿真电路进行仿真，得到仿真电路的电路参数网表和仿真电路的寄生参数网表，将寄生参数网表中的寄生参数，例如寄生电容参数反标到所提取的电路参数网表中进行仿真，对电路进行分析，确保电路符合设计要求。

现有技术的寄生电容参数反标到电路参数网表中，采用的方法是平铺的方法，即，提取寄生电容参数时，首先将元件编号，然后再提取每个元件的寄生电容参数，最后将提取的寄生电容参数在代码段中一一列出来组成平坦型的寄生参数网表。提取电路参数网表时也采用的同样的方法，将多个子电路的参数在代码段中一一列出来组成平坦型的电路参数网表，平坦型的网表只有一级，不存在多级调用的功能。因此，采用这种方法将寄生电容参数反标到电路参数网表中形成后仿真参数网表后，得到后仿真参数网表的文件较大，导致在使用后仿真参数网表进行仿真时，仿真时间过长，浪费资源和时间。

发明内容

本发明的目的在于提供一种集成电路后仿真参数网表的生成方法，相比于现有技术，可以得到占用空间更小的后仿真参数网表，使得仿真时间缩短，从而节约资源和时间。

为了达到上述目的，本发明提供了一种集成电路后仿真参数网表的生成方法，用于对集成电路进行后仿真测试，包括：

从仿真电路中生成电路网表，电路网表包含多级子电路ID号，对所述电路网表内的子电路ID号进行排序，以避免重复的子电路ID号；

从排序后的电路网表和版图中进行寄生参数网表的提取，所述寄生参数网表包括电子元件ID号和电子元件的寄生电容参数，所述电子元件ID号和所述寄生电容参数一一对应；

根据电子元件ID号嵌入到最末级的子电路ID中，在电路网表中查出对应的子电路，并在其中嵌入对应的寄生电容参数，以形成后仿真参数网表。

可选的，在所述的集成电路后仿真参数网表的生成方法中，所述仿真电路参数网表、所述寄生参数网表和所述后仿真参数网表均为CDL文件的网表。

可选的，在所述的集成电路后仿真参数网表的生成方法中，对所述电路网表内的子电路ID号进行排序的方法包括：对所述子电路ID号按照数值的大小从小到大排序。

可选的，在所述的集成电路后仿真参数网表的生成方法中，使用后仿真参数网表进行仿真，在仿真到所述子电路ID号时，调用电子元件ID号对应的寄生电容参数进行仿真。

可选的，在所述的集成电路后仿真参数网表的生成方法中，使用后仿真参数网表进行仿真，在仿真到所述子电路ID号时，调用电子元件ID号对应的寄生电容参数进行仿真。