[发明专利]提高△-Σ模数转换器中过量环路延迟补偿的效率

说明书

提供用于提高Δ‑Σ模数转换器中过量环路延迟补偿的效率的系统和方法。在一些例子中，提供用于减小用于连续时间Δ‑ΣADC的量化器中的嵌入的过量环路延迟补偿数模转换器(DAC)中的总电容的系统和方法。在其他例子中，过量环路延迟补偿DAC可以是电流域DAC、电荷域DAC或电压域DAC。另外，提供用于数字控制过量环路延迟DAC的增益的方法。而且，提供校准主逐次逼近寄存器DAC和过量环路延迟DAC之间的增益失配的方法。本文提供的系统和方法提高连续时间Δ‑ΣADC的性能。连续时间Δ‑ΣADC是高精度和高能效ADC，通常用于音频播放设备和医疗设备。

相关申请的交叉引用

本申请涉及并根据35U.S.C.§119(e)要求于2019年9月24日提交、名称为“提高Δ-Σ模数转换器中过量环路延迟补偿的效率”的美国临时专利申请No.62/905348的权益，其全文以引用方式并入本文。

技术领域

本发明涉及模数转换器，并且更具体地涉及ΣΔ模数转换器。

背景技术

模数转换器通过对模拟信号进行采样并对采样的模拟信号进行量化以生成数字信号，将模拟信号转换到数字域。Δ-ΣADC(也称为Σ-Δ ADC)使用高频Δ-Σ调制用于将模拟输入信号编码为数字输出信号。过采样用于改善噪声过滤。Δ-ΣADC通常包括数字滤波器，以随后降低采样率并滤除噪声。由于Δ-ΣADC使用过采样来降低噪声。通常，Δ-ΣADC具有高分辨率。

由于Δ-ΣADC中的电路模块会引入时间延迟，例如在量化期间，会引入过量环路延迟。过量环路延迟可以对Δ-ΣADC性能产生不利影响。

该概述旨在提供本专利申请的主题的概述。它不旨在提供对本发明的排他性或详尽的解释。通过将这些系统与本申请的其余部分中参照附图阐述的本发明的一些方面进行比较，常规和传统方法的进一步限制和缺点对于本领域技术人员将变得显而易见。

发明内容

提供用于提高Δ-Σ模数转换器(也称为Σ-ΔADC)中过量环路延迟补偿的效率的系统和方法。在一些例子中，提供用于减小用于连续时间Δ-ΣADC的量化器中的嵌入的过量环路延迟补偿数模转换器(DAC)中的总电容的系统和方法。在其他例子中，过量环路延迟补偿DAC可以是电流域DAC、电荷域DAC或电压域DAC。另外，提供用于数字控制过量环路延迟DAC的增益的方法。而且，提供校准主逐次逼近寄存器DAC和过量环路延迟DAC之间的增益失配的方法。本文提供的系统和方法提高连续时间Δ-ΣADC的性能。连续时间Δ-ΣADC是高精度和高能效ADC，通常用于音频播放设备和医疗设备。

根据一方面，一种操作Δ-Σ模数转换器的方法包括：对第一组电容器的第一输入模拟信号和对第二组电容器的第一过量环路延迟(ELD)信号进行采样；在所述第二组电容器上放置第二过量环路延迟(ELD)信号以产生受控增益ELD信号；从采样的第一输入模拟信号中减去所述受控增益ELD信号，以生成Δ信号；基于SAR控制信号生成参考电平；将所述Δ信号与所述参考电平进行比较，以产生更新的SAR控制信号；和基于更新的SAR控制信号生成SAR输出代码。

根据另一方面，Δ-Σ模数转换器包括：连接到输入的采样开关；耦合到所述采样开关的第一DAC，具有配置为存储逐次逼近寄存器(SAR)电容的第一组电容器；耦合到所述第一组电容器的第二组电容器，被配置为存储过量环路延迟(ELD)电容；量化器，被配置为接收来自第一组和第二组电容器的输出；和至少一条反馈线，将量化器输出与第一组和第二组电容器连接，其中至少一条反馈线包括到第二组电容器的ELD反馈线。