[发明专利]A/D转换器、传感器处理电路及传感器系统

说明书

本发明的目的是提供能够同时实现分辨率提高和延迟减小两者的A/D转换器、传感器处理电路及传感器系统。A/D转换器(1)设置有A/D转换单元(2)和输出单元(42)。A/D转换单元(2)包括第二A/D转换器(22)(逐次逼近型A/D转换器)，并且生成具有第一位数的第一数字数据和具有小于第一位数的第二位数的第二数字数据。输出单元(42)输出作为第一数字数据的第一输出信息和基于第二数字数据的第二输出信息。输出单元(42)在输出第一输出信息之前输出第二输出信息。

技术领域

本公开总体涉及模数转换器(A/D转换器)、传感器处理电路及传感器系统，更具体地涉及用于对模拟信号进行数字转换的A/D转换器、传感器处理电路及传感器系统。

背景技术

现有技术中已经提出了噪声整形逐次逼近寄存器(SAR)A/D转换器，以实现与Δ∑A/D转换器的分辨率一样高的分辨率同时又保持与SAR A/D转换器的功耗一样低的功耗(参见例如专利文献1)。

专利文献1的噪声整形SAR A/D转换器具有将集成电路设置为用于正常的SAR A/D转换器的附加组成元件的配置。在专利文献1的噪声整形SAR A/D转换器中，在对最低有效位(LSB)执行逐次比较操作之后，电容式模数转换器(DAC)的残留电压经历积分操作，并且所产生的积分值在下次执行采样时被反馈，因此允许输出数据具有噪声整形特性。

为了提高A/D转换器的输出数据的分辨率，使数字转换处理完成要花费很长时间，因此引起延迟的增加。

引用列表

专利文献

专利文献1：JP 2017-147712 A

发明内容

结合上述背景，本公开的目标因此是提供A/D转换器、传感器处理电路及传感器系统，它们均对实现较高分辨率和较低延迟做出贡献。

根据本公开的一个方面的A/D转换器包括A/D转换单元和输出单元。所述A/D转换单元包括逐次逼近寄存器A/D转换器，并且生成具有第一位数的第一数字数据和具有第二位数的第二数字数据，其中，所述第二位数小于所述第一位数。所述输出单元提供作为所述第一数字数据的第一输出信息，并且还提供基于所述第二数字数据的第二输出信息。所述输出单元在提供所述第一输出信息之前提供所述第二输出信息。

根据本公开的另一方面的传感器处理电路是包括所述A/D转换器的传感器处理电路。所述A/D转换器将来自传感器的模拟信号转换成数字数据并且向控制电路输出所述数字数据。

根据本公开的又一方面的传感器系统包括所述传感器处理电路和所述传感器。

附图说明

图1是包括根据本公开的示例性实施例的A/D转换器的传感器系统的框图；

图2示出了由传感器系统中的传感器输出的模拟信号的波形；

图3示出了A/D转换器如何操作；

图4是包括根据本公开的示例性实施例的第三变型的A/D转换器的传感器系统的框图；以及

图5是包括根据本公开的示例性实施例的第四变型的A/D转换器的传感器系统的框图。

具体实施方式

要注意，要在下面描述的实施例及其变型仅是本公开的示例并且不应该被解释为限制。相反，示例性实施例及其变型可以根据设计选择或任何其他因素，在不背离本公开的真实精神和范围的情况下容易地以各种方式修改。

[实施例]

(1)配置

图1是包括根据示例性实施例的A/D转换器(模数转换器)1的传感器系统100的框图。